Многоканальный резервированный триггер

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВйДЕТЕЛЬСТВУ щ 4ll9983

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 29,05.72 (21) 1792977 26-9 (51) М. Кл. G 11с 11/40

Н 031с 3/286 с,присоединением заявки

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (32) Приоритет

Опубликовано 15.03.74. Бюллетень ¹ 10

Дата опубликования описания 12.08.74 (53) УДК 621.374.32 (088.8) (72) Авторы изобретения

ЦП 1

Ю. Е. Чичерин и Б. В. Шевкопляс (71) Заявитель (54) МНОГОКАНАЛЬНЫЙ PЕЗЕРВИРОВАННЫЙ ТРИГГЕР

Изобретение относится к области вычислительной техники.

Известен многоразрядный резервированный триггер, выполненный на типовых логических элементах (ТЛЭ) «И — НЕ/ИЛИ вЂ” HE», содержащий схему управления и элементы памяти.

Основным его недостатком является парафазное управление и необходимость создания четырех каналов, вырабатывающих информационный сигнал, и четырех каналов, вырабатывающих сигнал стробирования, для управления триггером, что приводит к большим затратам оборудования на резервирование.

С целью создания простой и быстродейств)ющей схемы резервированного триггера, имеющего однофазное управление, единичные выходы, каждой пары соседних плеч многоканального резервированного триггера подключены ко входам элементов «И вЂ” НЕ/ИЛИ—

НЕ», выходы которых связаны с выходами нулевых плеч каждого из оставшихся плеч триггера.

На чертеже приведена логическая схема предлагаемого многоканального резервированного триггера.

Типовые логические элементы (ТЛЭ) 1 — 6, объединенные по выходам, образуют нулевые выходы триггера (клеммы 7, 8 и 9 триггеров

1, П, 111 каналов соответственно).

Выходы триггера (клеммы 7, 8 и 9) соединены со входами двухвходовых ТЛЭ 10, 11 и

12 соответственно, вторые входы которых объединены со входами двухвходовых ТЛЭ

5 13, 14 и 15 в точках 16, 17 и 18 соответственно. Выходы ТЛЭ 10 и 13 объединены со входом ТЛЭ 1 в точке 19; выходы ТЛЭ 11 и 14 объединены со входом ТЛЭ 3 в точке 20; выходы ТЛЭ 12 и 15 объед1шены со входом

10 ТЛЭ 5 в точке 21.

ЙвВходы двухвходовых ТЛЭ 2, 4 и 6 подключены соответственно к точкам 21, 20; 19, 21;

20, 19. Вторые входы двухвходовых ТЛЭ 13, 15 14 и 15 подключены соответственно к выходам

ТЛЭ 22, 23» 24. Выходы ТЛЭ 25 и 26 соединены с точкой 16, выходы ТЛЭ 27 и 28 — с точкой 17, выходы ТЛЭ 29 и 30 — с точкой

18. Элементы 25 и 26, 27 и 28, 29 и 30 образу20 ют первые ступени управления триггеров I, ll, III каналов сответственно, на их входы попарно поданы прямые информационные и управляющие сигналы, Элементы 22, 23 и 24 образуют дизъюнкцию управляющих сигналов по каждому каналу (на их входы поданы инверсные управляющие сигналы).

Триггер 1 канала состоит из элементов 25, 26, 22; 10, 13; 1, 2. Клеммы 31 — 36 и 7 являются соответственно входными и выходными

30 клеммами триггера 1 канала.

419983

15

З0

Триггер II канала состоит из элементов 27, 28, 23; 11, 14; 3, 4. Клеммы 37 — 42 и 8 являются соответственно входными и выходными клеммами триггера II канала.

Триггер III канала состоит из элементов

29, 30, 24; 12, 15; 5, 6. Клеммы 43 — 48 и 9 являются соответственно входными и выходными клеммами триггера 111 канала.

Резервированный триггер работаег следующим образом.

В режиме хранения информации (при исправной схеме) сигналы в точках 16, 17 и 18 равны «единице», а на выходах ТЛЭ 22, 23, 24 — «нулю», так как управляющие сигналы равны «нулю». При этом информация, хранимая на выходах триггера, инвертируется элементами 10, 11 и 12 и подается на входы выходных ТЛЭ 1, 2; 3, 4; 5, 6, в результате чего достигается устойчивое состояние устройства.

В режиме за писи информации (при исправной схеме) на клеммы 35, 36; 41, 42; 47, 48 подаются инверсные значения управляющих сигналов, из которых три равны «единице» (с соответствующего направления записи), а на входы элементов 25, 26; 27, 28; 29, 30 — прямые значения информационных и управляющих сигналов (попарно) .

При этом на нулевых выходах триггера (клеммы 7, 8, 9) устанавливается информация («1, 1, 1» или «О, О, О»), инверсная по отношению к информации,,поданной на вход с соответствующего направления записи. После того, как все управляющие сигналы становятся равными «нулю», «новая» информация

«запоминается», как было описано выше.

При появлении ошибки типа «короткое замыкание» на входе одного из каналов триггера исправление осуществляется за счет ти повых логических элементов 2, 4 или 6, в зависимости от местоположения ошибки.

Ошибка типа «обрыв» на входе триггера преобразуется в оши бку типа «короткое замыние», на его выходе, которая может быть исправлена аналогичным резервированным триггером, принимающим информацию с выхода рассматриваемого триггера.

Применение предлагаемого триггера особенно эффективно при построении таких устройств, как сдвиговые регистры, распределители импульсов, счетчики, безадресные запоминающие устройства и т. п.

Предлагаемая схема триггера требует меньших затрат оборудования на резервирование по сравнению с известными схемами; кроме того, исправление ошибок осуществляется оез дополнительных затрат времени.

Предмет изобретения

Многоканальный резервированный триггер, каждый канал которого состоит из двухступенчатой схемы управления и элемента памяти, выполненный на элементах «И — НЕ/

/ИЛИ вЂ” НЕ», отл ич а ющи и ся тем, что, с целью однофазного управления триггером, упрощения и увеличения быстродействия, единичные выходы каждой пары соседних плеч многоканального резервированного триггера подключены ко входам элементов «И вЂ” НЕ/

/ИЛИ вЂ” НЕ», выходы которых связаны с выходами нулевых плеч каждого из оставшихся плеч многоканального резервированного триггера.

419983 х Ф1

Составитель Д. Голубович

Техред Л. Богданова

Редактор Т. Морозова

Корректор О. Усова

Типография, пр. Сапунова, 2

Заказ 1915/17 Изд. № 1362 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5