Патент ссср 402943

библ

ОГ1ИСА и заведет

ВбТ6мт

Союз Советских

Социалистических

Республик

402943

К АВТОРСКОМУ СВИ

Зависимое от авт. свидетельст

Заявлено 13.Х!!.1971 (№ 1724 с присоединением заявки >¹

Г!риоритет—

Опубликовано 19.Х.1973. Бюллетень № 42

Дата опубликования oIIIIcalIIIII 16.V.1974

М.Кл. G 11с 11/40

Н 03k 3/28

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий

УДК 621.374.32(088 8) В. И. Редченко, Г. А. Кузьмин, Л. А. Сулима, В. M. Миролюбский и

О. К. Левшин

Авторы изобретения

Заявитель

ТРИГГЕР СО СЧЕТНЫМ ВХОДОМ

Изобретение относится к вычислительной техничке и может найти применение в различного типа счетно-решающих устройствах, системах и приборах автоматического контроля и ретулирования, а также в других схемах, осуществляющих преобразование дискретной информации.

Известны триггеры со счетным входом, содержащие схемы «И-НЕ», соединенные перекрестными связями, ключевые многоэмиттерные транзисторы, конденсаторы, схемы

«И», эмиттерные повторители.

Недостатками известных триггеров со счетным входом является ик сложность, вызванная применением эмиттерных повторителей, многоэмиттернык ключевых транзисторов и конденсаторов, сравнительно низкая помехозащищенность и быстродействие, получаемые нз-за реактивных и время-зависимых элементов, входящих в структуру схемы триггера.

Кроме того, известные устройства трудно построить»а существующих сериях логических элементов, что значительно снижает показатели унификации и технологичности устройства.

С целью повышения надежности, помехозащищенности, быстродействия и обеспечения универсальности, технологичности и унификации предлагаемый триггер со счетным входом

2 содержи г выходной триггср, собранный на основе треквко IQBI>lx ячеек «И-НЕ» с перекрестными связями и триггер памяти, собранный на основе двуквкодовой ячейки «И-НЕ» с перекрестными связями, промежуточные ячейки «11-11Е», ячейку «И» разрешения счета, единичную и нулевуlo входные ячейки запрета с инверсией н ячейку «И» разрешения перезаписи, выкод.которой соедиIp нен с первыми входами промежуточнык ячеек

«И-НЕ», вторые входы которых подключены соответственно к выкодам «О» и «1» выкодного триггера, à выходы этик промежуточнык ячеек «И-НЕ» — соответственно к нулевому и

1в единичному вкодам триггера памяти, единичный и нулевой выходы которого соединены соответственно с первыми вкодамн единичной и нулевой входных ячеек запрета с инверсией, вторые и третьи входы этик ячеек объединены

20 и соединены соответственно с выкодом ячейки «И» разрешения счета и шиной счетного входа, причем выкод единичной вкодной ячейки запрета с инверсией подключен к нулевому входу выкодного триггера и первому вкоду ячейки «И» разрешения перезаписи; выкод нулевой вкодной ячейки запрета с инверсией подсоединен к единичному входу выходного триггера и ко второму вкоду ячейки «И» разрешения перезаписи, а вкоды ячейки «И» раз3р решения счета — к выходам промежуточных

402943 > !

О

) я !сек «И»- -111;», ири )том шины,сгяиовки и <<О>> li В «1>> 0(,<и!!сиы СООт»с 1>ст»сино СО В ГОрыми единичными и нулевыми входами выод!гого триггера, я единичный и нулевой вы >() (l>I Э О! 0 I>I>l >>ОД! 10! 0 ТР II I Г(Р(1, !! тn КЖЕ»Ь!ХОД е I llill! I!IOil Вхо JIIOII ячСЙКВ яв. I$1IOTCII СООТ»етствеиио един»

На фиг. 1 представлена схема предлагаемого триггера со счетным входом; на фиг. 2— временная диаграмма раооты устройсгва.

Предлагаемое устройство содер>кит выходIioI триггер 1 и триггер 2 памяти, собранные ия основе ячеек «И- IE» с перекрестными связями, epiiIII«»i) и нулевую входные ячейки 8 li 4 за!претя с инверсией, промежуточные ячейки «И-НЕ» 5, ячейку «И» 6 разрешения счета и я !ейку «И» 7 разрешения перезаписи.

Устройство работает следующим образом.

Перед началом работы выходной триггер

1 устанавливается в исходное состояние коман.!ам<и на шипах «Установка «О» или «Установка «1». При отсутствии сигнала на счетном входе иа выхода.; входных ячеек 8 — 4 запрета с инверсией находятся высокие потенциалы, поступающие иа входы ячейки «И» разрешения перезаписи, и сигнал на выходе ячейки

«И» разрешения, соответствующий единичному уровню, разрешает прохождение ситналов через промежуточные ячейки «И-НЕ» 5.

В этом случае сигналы с выходов (Вых. «1» и Вых. «О») рабочего триггера 1 переписываются на триггер 2 памяти.

При поступлении сигиа in иа счетный вход (в данном случае сигнал подается низким уровнем) обуславливается появление иулево-! 0 уров(гя на выходе ячейки «И» 7 разрешения перезаписи, который запрещает прохо>кдение сигналов через ироме>куточные ячейки

«И-НЕ» 5. По окончании полного закрывания промежуточных ячеек «И-НЕ» 5, т.е. полного отключения выходного триггера 1 от триггера

2 .памяти, на выходе ячейки «И» 6 разрешения счета возникает единичный уровень, раз1)сшаlОlци!! Поохо>кдение (иги зля со с<1стного входя через инвертирующие входы входных

;шеек 8 и 4 запрета с инверсией в зависимости от состояния триггера 2 памяти иа единичное

:! нулевое плечи выходного тригтера 1.

Если перед поступлением сигнала на счетный вход выходной триггер 1, а, следовательно, и триггер 2 памяти находятся в состоянии

«О», то сигнал выхода единичной входной ячейки 8 запрета с инверсией, соответствующий низкому уровню, устанавливает выходной !.риггер 1 в состояние «1», а при нахождении выходного триггера 1 в состоянии «1» сигнал с выхода нулевой входной ячейки 4 запрета с инверсией устанавливает его в состояние «О».

По окончании си;нала иа счетном входе происходит снятие установочных сигналов с

Выходов входных ячеек запрета с инверсией, т. е со входов выходного триггера 1 на выходе ячейки «И» 6 разрешения перезаписи появляется сигнал, разрешающий прохождение IIO20

95 зо

4О

6(>

4

Вых состояний с Вых()до» (Вых. «1», Вых. «!Ь) выходного триггера 1 через промежуioчные ячейки «И-НЕ» 5 на триггер 2 памяти.

При поступ)lеиии следу(ощих импульсои l! Ii счетный вход цикл IIOBTo)) I(TOW. Пор,läîi(II( рек.иочсиия элсмеи го» (с>!ы ilol(nn>ill фиг. 2.

Такое построение схемы позволяет полностью исключить явление «гонок» при любых разбросах параметров и узлов, исключить из структуры устройства реактивные:i время-зависимые элементы, повысить быстродействие и помехозащищенность устройства, а также значительно упростить схему, обеспе<1»ть универсальность, технологичность, экономичность и надежность однотакти!.)х схе I триггеров со счетным входом, не треб) ющих для своей работы тактирующих импульсов.

Предмет изобретен и я

Триггер со счетным входом, содержащий логические схемы «И-НЕ», соединенные перекрестными связями, и схемы «И», отличаюи(ийся тем, что, с целью повышения надежности, помехозащищеиности, быстродействия, обеспечения универсальности, технологичности и унификации, ои содержит выходной триггер, собранный на основе трехвходовых ячеек «И-НЕ» с перекрестными связями, триггер памяти, собранный на основе двухвходовых ячеек «И-НЕ» с перекрестными связями, промежуточные ячейки «И- IE», ячейку «И» разрешения счета, единичную 11 нулевую входные ячейки запрета с инверсией и ячейку

«И» разрешения перезаписи, выход которой соединен с первыми Входами промежуточиы ячеек «И-НЕ», вторые входы которых подключены соответственно к выходам «О> и «1» выходного триггера, а выходы этих же промежуточных ячеек «И-НЕ» — соответственно к нулевому и единичному входам триггера памяти, единичньш и нулевой выходы которого соединены соответственно с первыми входами единичной и нулевой входных ячеек запрета с инверсией, вторые и третьи входы этих ячеек объединены и соединены соответственно с выходом ячейки «И» разрешсния счета и шиной счетного входа, причем выход единичной в.(одной ячейки запрета с инверсией подключен к нулевому входу выходного триггера и первому входу ячейки «И» разрсше!шя перезаписи; выход нулевой входной ячейки запрета с инверсией подсоединен и единичному входу выходного триггера и ко второму входу ячейки «И» разрешения перезаписи, а входы ячейки «И» разрешения счета — и выходам промежуточных ячеек «И-НЕ», при этом шины установки в «О» и в «I» соединены соответственно со вторыми единичным и нулевым входами Bblxoäíoãо триггера, а единичный и пулевой выходы этого триггера, а также выход единичной входной ячейки запрета с инверсией являются соответственно единичным и нулевым выходами и выходом «переноса» устройства.

402943

Pt,è„0

Перенос

Редактор Т. Морозова

Корректор A. Дзссова

Заказ 7551 Изд. ¹ 2020 Тиран 576 Г1одннс:и1с

ЦНИИПИ Государственного комитета Совета 11нннстров СССР по делам нзобрстсшш н открытий

Москва, )Ê-35, Раушская наб., д. 4, 5

Загорская типография биетный йод

Составитель Д. Голубович

Текред А. Камышиикова