Патент ссср 410459

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 26.1Х.1972 (№ 1832443/18-24) с присоединением заявки №

Приоритет

Опубликовано 05.1.1974. Бюллетень № 1

Дата опубликования описания 14Х,1974

М. Кл. G 11с 11/40

Государственный комитет

Совета Министров СССР па делам изобретений и открытий

УДК 681.327.67(088.8) Авторы изобретения М. О. Ботвиник, В, H. Синеокий, Г. Б. Сердюк, В. И. Кимарский и

О. А. Раисов

Г(75

3 аявитель

ЯЧЕЙКА ПАМЯТИ

Изобретение относится к интегральной технике и может быть применено при построении запоминающих устройств ЭВМ.

Известны ячейки памяти, представляющие собой симметричные триггеры на транзисторах или тиристорах с перекрестными связями, в которых форсированный режим обеспечивается коммутацией коллекторного или анодного импеданса.

Для ячеек памяти на основе транзисторных триггеров хара ктерно наличие двух высокоомных резисторов хранения и сравнительно большая рассеиваемая .мощность в режиме хранения при .высоком быстродействии.

Тиристорные триггеры в качестве ячеек памяти имеют низкое быстродействие при малой рассеиваемой мощности в режиме хранения информации и меньшее, количество компонентов.

Целью изобретения является создание ячейки памяти, обладающей малой рассеиваемой мощностью в режиме хранения и высоким быстродействием при записи и считьовании.

Достигается это тем, что в ячейке памяти на основе симметричного триггера на двух тиристорах с перекрестными связями к п-базе каждого тиристора через резистор подсоединен один из эмиттеров форсирующего ключа на двухэмиттерном транзисторе.

На чертеже изображена схема предлагаемойй ячейки памяти.

Ячейка, памяти содержит тиристоры 1 и 2 с перекрестными связями между р- и и-базами и связанными анодами. Между общей точкой тиристоров и «плюсовой» шиной питания включен высокоомный резистор 3, обеспечивающий режим хранения. Форсирующий ключ 4 на двухэмиттерном транзисторе через

1О резисторы 5 и 6 подключен эмиттерами к ибазам тиристоров 1 и 2. Эмиттеры тиристоров

1 и 2 подключены к шинам записи и считывания.

Ячейка памяти работает следующим обра15 зом.

В режиме хранения один из тиристоров находится в проводящем состоянии, обеспечивая устойчивое запертое состояние другого тиристора. Ток хранения при этом может быть до2О веден до едини ц наноампер, определяя таким образом малую величину мощности хранения.

Условие устойчивого хранения информации при то ках I,ð.

«р — a — p+«л р-и) 1, где «. „, и «, „— коэффициенты усиления в схеме с общей базой составляющих транзисторов тиристора 1 или 2. Цепи хранения замыкаются на «минусовую» шину питания

30 через входы усилителей считывания.

410459

Предмет изобретения

ceum rEaeug

Составитель Р. Яворовская

Текред Е. Борисова

Корректор 3. Тарасова

Редактор Т. Орловская

Заказ 1049/12 Изд Лг 355 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушская нa6., 4/5

Типография, пр. Сапунова, 2

При считывании ток форсирования через двухэмиттерный ключ 4 и резисторы 5 и 6, обеспечивая быстрый заряд паразитных емкостей, подается на вход соответствующего усилителя считывания лишь через и — р — n-транзистор отпертого тиристора, поддерживая через перекрестную связь насьпцениое состояние этого n — р — и-транзистора и устойчивое запертое состояние противоположного n — р — n-транзистора. условием неразрушения информации при считывании является равенство потенциалов на информационных эмиттерах тиристоров 1 и 2, т. е. 1а входах усилителей считывания.

При записи между информационными эмиттерами тиристоров 1 и 2 создается разность потенциалов, которая предопределяет втекание тока при форсировании в р-базу тиристора запертого ключа. При этом имеет место лавинообразный процесс переброса .отпертого п — р — n-транзистора в запертое состояние, а запертого п — р — n-транзистора в отпертое.

После снятия разности потенциалов между информационными эмиттерами тиристоров 1 и 2 записанная информация сохраняется как угодно долго при запертом двухэмиттерном ключе 4 за счет внутренней положительной обратной связи, существующей в тиристоре и поддерживаемой током хранения через резистор 3.

Таким образом, при форсировании тока ис5 ключается насыщение р — n — р-транзистора, чем существенно повышается быстродействие ячейки памяти при записи. Одновременно снижается минимальный уровень выходного напряжения двухэмиттерного ключа 4, что

10 уменьшает задержку при считывании.

Ячейка памяти, содержащая симметричный

15 триггер на тиристорах с перекрестными связями, аноды которых через резистор подключены к шине питания, а эмиттеры тиристоров подключены к шинам записи и считывания, отличающаяся тем, что, с целью сочета20 ния высокого быстродействия при записи и считывании с малой рассеиваемой мощностью в режиме хранения, в нее введен форсирующий ключ на двухэмиттерном транзисторе, эмиттеры которого через дополнительные ре25 зисторы подключены:к и-базам соответствующих тиристоров.