Ячейка памяти
409293 0 п И С Л Н И Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61Ов Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
М. Кл. G 11с 11/40
Заявлено 27.XI I.1971 (№ 1729350/18-24) с присоединением заявки №
Пр иоритет
Государственный комитет
Совета Мнннстрав СССР оо делам изобретений и открытий
Опубликовано ЗО.ÕI.1973. Бюллетень № 48
Дата опубликования описания 25.IV.1974
1ДК 681.327.67(088,8) Лвтор изобретения
А. А. Мерзляков
Заявитель
ЯЧЕЙКА ПАМЯТИ
Цель изобретения — повышение надежно10 сти работы устройства.
Это достигается тем, что на входе ячейки между затворами управляющих транзисторов и шиной выборки включены дополнительные
15 МДП-транзистор и конденсатор, преобразующие форму входного сигнала выборки U„,- нз прямоугольной в экспоненциальную нлп линейно изменяющуюся. В результате такого преобразования сигнал выборки U,. на затво20 рах управляющих транзисторов плавно изменяется как по длительности, так и по амплитуде. Это обстоятельство позволяет плавно подходить к порогу разрушения хранимой в ячейке информации и, таким образом, осла25 бить влияние разброса запоминающих элементов по данному параметру. Поскольку крутизна фронта экспоненциального или линейно изменяющегося сигнала выборки меньше, чем прямоугольного, то величина емкостЗО ных помех также меньше, чем в первом случае, Изобретение относится к области вычислительной техники.
Известны ячейки памяти на МДП-транзисторах, состоящие из статического или динамического запоминающего элемента (ЗЭ) н выходных МДП-транзисторов, служащих для ввода и вывода информации.
При работе известных ячеек в режиме с перазрушающим считыванием амплитуда входного сигнала выборки У»„выбирается при считывании меньшей, чем при записи информации, — так называемый двухамплитудный режим работы. Двухамплитудный режим работы позволяет получить достаточно высокое быстродействие, однако, ячейки памяти при таком режиме могут иметь существенные разбросы по параметру U, „(где
U — минимальное напряжение на заЗР мин. ворах входных транзисторов, при котором происходит разрушение хранимой в ячейке информации). В связи с этим для обеспечения надежного неразрушающего считывания приходится выбирать напряжение У»,„при считывании U„(/, U, что в свою
»сч - эра" è . очередь снижает величину выходного сигнала считывания особенно при небольшой длительности т„,„входного сигнала выборки.
В результате отношение сигнал/помеха на выходных шинах ухудшается.
Кроме того, для обеспечения высокого быстродействия длительность т„„,„выходного сигнала выборки U», прн считывании должна быть достаточно малой. Это требует увеличения крутизны фронтов сигнала выборки, что в свою очередь увеличивает амплитуду емкостных помех.
409293.сч (U3oH() (зо мин зо о где U,,„(t)— напряжение на затворах управляющих транзисторов при считывании; длительность сигнала считывания на затворах управляющих транзисторов, отсчитываемая по уровню 14; пороговое напряжение управляющих транзисторов; минимальная площадь, при котсч
Uo—
U т
Зо Зо торой происходит разрушение хранящейся информации при условии У, ) U, омнн ораз.. ин минимальное постоянное на з о мин пряжение на затворах управляющих транзисторов, при котором происходит разрушение инфор м а ци и.
В условии (1) заложена также дополнительная устойчивость предлагаемой системы выборки против влияния разбросов параметров ячейки на характеристики хранения информации.
Для того, чтобы задний фронт сигнала на затвоРах УпРавлЯющих тРанзистоРов Узо pzp не был растянут после окончания входного сигнала выборки U,„çà счет большого сопротивления МДП-транзистора 10, на затвор этого транзистора (шина 12) подается импульс управляющего напряжения Uynp дли 1 ЕЛЫIОСТЫО т до Н а М ПЛИтУДОЙ Удс ДОПОЛНИ тельно открывающий транзистор 10, обеспечивая тем самым необходимый задний фронт сигнала U . Это позволяет сохранить быЗсч ехр стродействне ячейки практически таким же, что и у известного в режиме двухамплитудной выборки.
Схема ячейки памяти показана на чертеже, где 1 — запоминающий элемент; 2 — управляющие транзисторы; 3 — адресная шина; 4 и 5 — информационные шины; 6 — шина источника питания; 7 — шина нулевого потенциала;8 — затворы управляющих .гранзисторов; 9 — четырехполюсник; 10 — дополнительный МПД-транзистор; 11 — дополнительный конденсатор; 12 — дополнительная шина управления.
Входной сигнал выборки Uo„,„ подается на адресную шину 3 и формируется четырехполюсником 9. Сформированный сигнал выборки поступает на затворы транзисторов 2 и открывает их. В зависимости от хранящейся в ячейке информации считанный сигнал
Uпояв,ляется на шине 5 или 4. Для обсЗсч спечения неразрушающего считывани I режим работы дополнительного транзистора 10 выбирается, исходя из условия
Так как передний и задний фронты сигнала
Зочздр МЕНЕЕ КРУтЫЕ,Ч ЕМ фРОНГЫВХОДНОГО сигнала выборки U,„,„, то помехи, появляющиеся на выходных шинах 4 и 5 по переднему и заднему фронтам за счет паразитных емкостных связей между э" èìè шинами и затворами выходных транзисторов 2, оказываются меньше, чем в случае применения известной ячейки памяти.
Для обеспечения надежной записи информации необходимо выполнить условие (U,„(t) . Ì ) Уз, „„, ... (2) о где т,„,„— длительность сигнала записи на затворах выходных транзисторов, отсчитываемая по уровШо uo, U,,„„,. „ — минимальная площадь, при которои происходит надежная запись информации в МДП-ЭП при условии У, >U„
ОРЗЗ hlHH
25 Для выполнения условия (2) при записи на управляющую шину 12 подается импульс управляющего напряжения записи длительностью T„àï и амплитудой адзан . В результате эгого дополнительный транзистор 10 переходит в крутую область своей выходной характеристики, обеспечивая тем самым нужный входной импеданс формирующего четырехполюсника 9. Поэтому сигнал U„,„â ре35 жиме записи информации практически не отличается от входного сигнала выборки U,H33ä.
Таким образом, осуществляется надежная запись информации в ячейку памяти. При записи «1» или «О» на шины 5 или 4 поступает
4О соответствующий импульс записи «1» или записи «О».
При необходимости предлагаемая ячейка может работать в обычном режиме с двухамплитудной выборкой. Для этого следует
45 лишь подать соответствующее постоянное напряжение на управляющую шину 12, обеспечивая тем самым нужный входной импеданс четырехполюсника как при записи, так и при считывании.
Таким образом предлагаемая ячейка памяти по сравнению с ранее известными имеет более широкую область применения, меньшую величину помех на выходных шинах считывания — записи, позволяет уменьшить влия55 ние разброса параметров и нестабильности амплитуды входного сигнала выборки на характеристики хранения информации.
Предмет изобретения
60 Ячейка памяти, содержащая запоминающий элемент, выходы которого соединены со стоками управля1ощих МДП-транзисторов, истоки которых подключены к информационным шинам, затворы обьединены и подклю65 чены к адресной шине, отл ич а ю ща я с я
409293
Уулр
Составитель P. Яворовская
Техред Т. Ускова Корректор Т. Хворова
Редактор И. Грузова
Заказ 1003j17 Изд. № 1124 Тира>к 576 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР но делам изобретений и открытий
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 геМ, что, с целью повышепия надежности работы устройства; в пее введены конденсатор и МДП-транзистор, сток которого подключен к зат ворам управляющих транзисторов, исток — к адресной шине, затвор — к дополнительной управляющей шине, а конденсатор подключен между стоком дополнительного транзистора и шиной нулевого потенциала.
