Двоичный сумматор

 

ОпЙсАНЙе

ИЗОБРЕТЕНИЯ

Ссюа Советскил

Социалистичоскик

Респкблкк

Завися»oe от авт. свидетельства ¹

11л. 42птз, 7100

Заявлено 03.IV.1968 (№ 1230125!18-24) с присоединением заявки ¹

Приоритет

Опубликовано 04.т111.1969. Бюллетень № 22

Дата опубликования описания 2.XII.1969

МПЕ G 06f

УДЬ; 681.3.055:511 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

М. А. Розенблат и Ф. И. Цареградский

Институт автоматики и телемеханики (технической кибернетики) Заявитель

ДВОИЧНЫЙ СУММАТОР

Предлагаемый двоичный сумматор относится к импульсным магнитным устройствам автоматики и вычислительной техники и может быть использован в устройствах дискретной обработки информации, в частности, в арифметических устройствах цифровых вычислительных машин.

Известны дпоичные полные сумматоры, выполненные на разветвленном магнитном сердечникеке.

Недостатками таких сумматоров являются большой уровень помех, значительная зависимость уровня полезного сигнала от сочетания входных переменных и плохая .нагрузочная способность, что отрицательно сказывается на надежности и помехоустойчивости схем с такими сумматорами. Эти недостатки сильно усложняют построение логических сетей с такими схемами.

В предлагаемом двоичном сумматоре устранение указанных недостатков достигается путем использования двухполярных сигналов записи 1,- = 1 (2х, — 1), где х, — входная двоичная переменная (разряды слагаемых или перенос из младшего .разряда) и получения при считыпании двухполярных выходных сигналов

Y<= Y (2х, — 1), где хт — выходная двоичная переменная (разряд суммы или перенос в старший разряд). Выходная обмотка суммы прошивает четыре информационных отверстия м агнитного балансного сердечника, пз которых на три записаны сами переменные, а на четвертое — величина, соответствующая функции голосования этих переменных. Обмотка имеет по одинаковому числу Wp согласно включенных витков, выполненных восьмерками, на первых трех отверстиях и в два раза оольшее число витков 2Wp, включенных встречно первым трем, на четвертом отверстиии.

Схема предлагаемого двоичного сумматора показана на чертеже.

Он состоит из разветвленного магнитного сердечника 1, используемого в качестве балансного, который прошит обмоткой подгоговки 2, обмоткой считывания 8, входной обмоткой первого числа 4, входной обмоткой второго числа 5, входной обмоткой переноса из младшего разряда б, выходной обмоткой

20 суммы 7 и выходной обмоткой переноса 8.

Обмотка 7 имеет по W, витков, выполненных восьмерками на информационных отверстиях

9 — 11, включенных согласно, и 2Wс витков на отверстии 12, включенных встречно по отношению к виткам на отверстиях 9 — 11.

Сумматор работает следующим образом, Единица и нуль на входе представляются положительным и отрицательным импульсами тока соответственно. Причем импульсы то30 ка нуля и единицы на входе одинаковы по

247620

Составитель Л. В. Скобелева

Редактор Л. А, Утехина Тсхред T. П. Курилко Корректор С. М. Сигал

Заказ 3083,7 Тираж 480 Подписное

Ц11ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 амплитуде и отличаются только полярностью.

Нуль и единица на выходных обмотках 7 и 8 отображаются импульсами напряжения, одинаковыми по величине и отличными по полярности. Входные импульсы подаются в обмотки

4 — б одновременно или после подачи импульса в обмотку подготовки 2. Затем подается импульс считывания в обмотку 8. Во время действия импульса считывания на выходных обмотках 7 и 8 возникает импульс напряжения, полярность которого определяется кодом, поступающим на обмотки 4 — б, а величина этих импульсов от кода не зависит. Величина импульса выходного напряжения на обмотках 7 и 8 равна импульсу напряжения на витках одного информационного отверстия, поэтому при разных кодах на выходной обмотке остается нескомпенсированным лишь напряжение от и о витков. Это в свою очередь приводит к тому, что величина тока нагрузки, приведенное сопротивление цепи считывания и длительность переключения сердечника не зависят от записанного кода.

Различие сигналов, соответствующих двоичным переменным единицы и нуля по полярности, надежно и обеспечивает высокую помехозащищенность схемы.

Предмет изобретения

Двоичный сумматор на разветвленном балансном магнитном сердечнике с расположенными на нем входными и выходными обмотками, выполненными «восьмеркой», и обмотками подготовки и считывания, отлича>ощийся тем, что, с целью повышения надежности, в нем каждая из входных обмоток пронизывает два информационных отверстия, одно из которых является общим для всех обмоток, а выходная обмотка суммы с четным числом витков в общем отверстии включена встречно по отношению к меньшему вдвое числу витков, проходящих через остальные отверстия.

Двоичный сумматор Двоичный сумматор 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх