Параллельное арифметическое устройство
23l223
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Соеетоких
Социалиотичеоких
Рееоу0лик
Зависимое от авт. свидетельства №
Заявлено 20.XI.1967 (№ 1198264/18-24) с присоединением заявки №вЂ”
Приоритет—
Опубликовано 15.XI.1968. Бюллетень № 35
Дата опубликования описания 24.111.1969
Кл, 42m3, 7/38
МПК 6 061
УДК 681.325.5(088,8) Комитет оо делам иао0ретениЯ и открытиЯ ори Совете Министров
СССР
Автор изобретения
В. И. Громов
Заявитель
ПАРАЛЛЕЛЬНОЕ АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО
Известны параллельные арифметические устройства, содержащие устройство управления, цепи формирования переноса, матрицу выявления знака действия, накопительный регистр и буферный регистр. В таких устройствах используют многообмоточные .регистры сумматора. Считывание информации с накопительного регистра производится однократно.
Предложенное устройство отличается от из вестных тем, что в нем устройство управления
:выполнено по схеме распределителя токов на шесть выходов и соединено .с матрицей,выявления знака действия, входы которой присоединены к источникам сигналов, несущих информацию о знаке слагаемых и характере выполняемой операции. Источниии рабочих тактов парами подключены ко входу устройства управления. Первая пара соединенаа IIQ р егенер аторной кольцевой схеме и через буферный регистр подключена к накапливающему регистру, выполненному по комбинационной схеме десятичного счетчика с дешифратором кода «2 из 5» в десятичный и имеющему расположенные на неосновных ферритах обмотки сложения, инвертирования и обмотку для сохранения информации при считыван ии. Эти обмотки соединены с общими многовитковыми обмотками на основных ферритах. Каждая десятая шина накопительного регистра подключена к цепям формирования переноса, соединенным последовательно в каждом ряде и подключенным к цепям сложения,в накопительном регистре.
Эти особенности позволили расширить функциональные возможности устройства и упростить его конструкцию.
На фиг. 1,приведена блок-схема арифметического устройства; на фиг, 2 схема устройства управления; на фиг. 3 —.схема буферного
10 регистра; на фиг. 4 — схема матрицы выявлен ия знака действия;,на фиг. 5 — схема накопительнorо регистра.
Арифметическое устройство содержит устройство управления, выполненное по схеме 1
15 распределителя токов на шесть выходов, вход 2 операции «Вычитание», накапливающий регистр 8, буферный регистр 4, матрицу 5выявления знака действия, цепи б формирования переносов, вход 7 вычитания из буферного
20 регистра 4, .вход 8 регенерации регистра 8, вход 9 регенерации регистра 4, вход 10 инвертирования реги стра 8, вход 11 операции «Сложен ие», вход 12 первого рабочего такта, вхо,ды 18 опроса, переноса, входы 14 записи сиг25 .нала, переноса в старший разряд, выход 15 сигнала окончания операции, вход 1б операции
«Сложение» в регистр 8, входы 17 записи числа в регистры из запоминающего устройства, вход 18 подготовки арифметического устрой ст30 ва к,работе, входы 19 считывания с регистра 8, 231223
3 входы 20 логического умножения, вход 21 знака действия (— ), вход 22 знака действия (+), вход 28 записи «0» в регистре 8, запись 24 ,переноса, вход 25 такта «а», вход 2б такта «6», вход 27 второго рабочего такта.
Работа арифметического устройства. В два регистра 8 и 4 записываются числа, над которыми надо произвести арифметическое действие. Из регистра 4 вычитается по единице и прибавляется в регистр 8 до тех пор, пока содержимое:регистра 4 не будет равно О. В результате получим в регистре 8 результат сложения двух чисел. После того, как содержимое в регистре 4 во всех разрядах будет равно О,,происходит перестройка схемы 1 по входу 25 на выдачу тактов «а» опроса переносо:в.
После опроса переносов схема 1 реагирует на знак действия и на наличие переносов в старшем разряде при знаке действия (— ) и выбирает од но из трех решений: и|нверти.рует .код, формирует сигнал конца операции или прибавляет единицу в младший разряд регистра 8. Для большей наглядности разберем пример операции сложения.
Предварительно в арифметическое устройство приходит из управляющего устройства импульс подготовки по входу 18. В следующем такте приходит по входу 17 инвертированный код «2 из 5» и записывает на феррите информацию. По команде «Запись в регистр 8» .происходит запись по входу 8 регенерации числа в накапливающем рвгистре8 на основные ферриты (правые на фиг. 5) и по команде «Запись в регистре 4» — по входу 9 регенерации числа регистра 4 на основные ферриты (левые на фиг. 3 и 4), Таким образом, записывается информация на регистры 8 и 4, а знаки чисел регистров поступают на матрицу 5 выявления знака действия ко входу 17, где генерируют на ос,нов ные ферриты соответственно по входам
8 и 9. После того, как числа записаны в регистры,,приходит сигнал о характере арифметической операции «сложение» в матрицу 5 по входу 11 (фиг. 3 и 4). Сразу же вспомогательным тактом «б» по,входу 2б,приходит считывание знака действия и запись его в схему 1.
После того, как закончились вспомогательные такты, на схему 1 приходят первый и .второй рабочие такты соответственно по входам
12 и 27 (фиг. 1) .
Схема 1 выдает такты в зависимости от алгоритма решаемой задачи. По входам 7 импульсы уходят на вычитание единицbI из регистра 4 и прибавляют единицу в регистре 8, если содержимое регистра 4 не равно нулю.
По входам 8 выдаются такты:регенерации регистров 8 и 4, тем самым готовя их к новой работе. Если содержимое регистра 4:не равно нулю, то схема 1 по входу 2б будет перестраи,ваться на регенерацию чисел в регистрах 3 и 4. После того, как содержимое .регистра 4 ,во всех разрядах станет равно, нулю, по входу 26 не будут, приходить импульсы и схема не будет перестраиваться»a регенерацию, а будет iBbInoJlнять опрос переноса.
Onpoic переноса происходит в три такта по входам 18. После опроса,переноса схема 1 выдает сигнал окончания, так как:в ней был подготовлен соответствующий ферр ит импульсов знак, действия (+),по входу 22. Если выполнялвсь операция «Вычитание» и знак действия был (— ), то схема отрабатывает или операцию инвертирова|ния содержимого регистра 8, или же добавление единицы в младший разряд регистра 8, в зависимости от наличия переноса в старшем разряде при операции (— ).
В последнем такте происходит регенерация числа регистра 8 на основные ферриты.
В этом состоянии схема снова готова записывать информацию и выполнять опера ции над числами.
Предмет изобретения
Параллельное арифметическое устрой ство, содержащее устройство управления, цепи формирования переноса, матрицу выявления знака действия, накопительный регистр и буферный регистр, отличающееся тем, что, с целью расширения функциональных возможностей ycrpoi 231223 1 ! 1 ! ! 1 с С) с с, "> ) п! ! 1 ! 1 ! 1 ) ! 1 1 L () 1 ! 1 ! ! (| ! ! 1 1 | 1 1 ! !! ( М =) ! ! ! | ! 1 ! 1 1 1 I ! 1 1 ! 1 ! (1 с 81 1 ! 1 1 1 (231223 1 ! t 1 -7 I В1 I I 1 1 1 1 1 1 (Г 1 I 1 ! 1 ! 1 | Составитель Ф. Б. Гулько Редактор В. Н. Торопова Техред Л. К. Малова Корректор В. В, Крылова Типография, пр. Сапунова, 2 Заказ 308)9 Тираж 530 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, пр. Серова, д. 4
