Двоичный сумматор

О П И С А Н И Е 238230

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Рвсоублик

Зависимое от авт. свидетельства ¹â€”

1 л, 42ш, 7/50

Заявлено 26Х1.1967 (№ 1168951/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 20Л1.1969. Бюллетень ¹ 9

Дата опубликования описания 18Х11.1969

МП1с, 6 061 с ДЬ. 681 325 54(088 8) Комитет по делам изобретений и открытий ори Совете Министров

СССР

Автор изобретения

Е. В. Абрамов

Заявитель

ДВОИЧНЫЙ СУМ "т1ЛТОР

Изобретение относится к области вычислительной техники.

Известны двоичные сумматоры на полупро,водниковых элементах. Однако известные схемы содержат большое число элементов на разряд.

Предложенный двоичный сумматор на полупроводниковых элементах, содержащий два последовательно соединенных полусумматора и цепь переноса, отличается тем, что в каждом пслусумматоре входные клеммы подключены ко входам диодной схемы совпадения и диодной сборки; выход схемы совпадения через резистор подключен к базе транзистора; база тра нзистора через второй резистор подключена к источнику смещения, а эмиттер подключен к выходу диодной сборки.

Это позволяет упростить схему сумматора и улучшить его характеристики.

На чертеже дана схема двоичного сумматора, содержащего полусумматоры А, В с диод ными схемами совпадения и сборки, инверторы С, D, Е и диодную сборку F,,âûïîëíåííóþ на диодах Л вЂ” Д, резисторах R> R<, транзисторах Т; — Т.-.

Сумматор работает следующим образом.

Уровень вход ного сигнала 6 в соответствует логическому О.

Уровень входного сигнала, близкий к нулевому потенциалу, соответствует логической 1.

Работа полусумматоря. входящего в состав дгоичного сумматора, основана на двойном управлении транзистора по базовой п эмпттсрной цепям.

5 Прп появлении на входах а и b (S п C ) сдинаковых уровней (комбинации 00 плп 1 Ц транзистор Т, (Т,) заперт, п с резистора R,, (Ло) снимается низкий уровень, соответствующий значению S =0 (S= — О).

10 При комбпнацип 00 транзистор Т1 (Т ) закрыт по эмиттсрной цепи, а при комбинации 11 — по базовой цепи. Прп появлении ня входах а и 0 (S и С, ) разны. . уровней (комбинации 01 или 10 транзистор Т, (Т,) открыт, и

15 с резистора R> (R;) снимается высокий уропс нь, соотвстствующпй значению S =- 1 (S = О) .

Если HB входах а и Ь плп S п С; появится комбинация 11 (два высоких уровня), то тран",èñòîð одного пнверторя С íзп D будет зя20 перт, п с коллекторного резистора R„илп R 2 низкий уровень через схему «11Л11» (F) подается на вход пнвертора Е, транзистор Т,-, ксторого открывается, п на его выходе появляется высокий уровень, соответству ощпй на25 личию переноса в следующий разряд С; 1=-1.

Прп всех других комбинациях ня BxoIà а п b или S и С, (00, 01, 10) транзисторы пнверторов С и D открыты; с пх входов -нимаются высокие уровни, для которых схема «11Л11» (F)

30 представляет схему «11», транзистор Т.- пнвср238230

Предмет изобретения

1Z,бд

Составитель В, Троицкий

Техрсд Л. Я. Левина 1(орректор 3. И. Чваикииа

Рсдактор Л. Вигдорова

Заказ 1446/6 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий нрн Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2.ора Е запирается, и на его выходе появляется низкий уровень соответствующий отсутствгпо переноса в следуюгций разряд С 1=0.

Двоичный сумматор па полупроводниковых лсмснтах, содержащий два, последовательно

;осдинснных .полусумматора и цепь переноса, c".4èчаюи ийся тем, что, с целью упрощения и .эвьппения надежности, в каждом полусуммат. рс входные, клеммы подключены ко входам диодной схемы совпадения и диодной соорки; выход схемы совпадения через резистор подключен к базе транзистора; база транзистора через второй резистор подключена к источнику

5 смещения, а эмиттср подключен к выходу диодной сборки, прп;см выходы схемы совпадения каждого полусумматора соединены соответственно со входами двух инверторов, выходь. которых подключены ко входам дподной

10 сборки; выход этой сборки подключен ко входу третьего инвертора, выход которого соединен с шиной, переноса в следующий разряд.