Патент ссср 231896

 

О П И С А Н И Е 23I896

ИЗОБРЕТЕНИЯ

Х АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Со1оз Советских

Социалистических

Республик

Зависимое от авт. свидетелl "Tâà М

Заявлено 20.11.!967 (Ло 1! 35 96i18-24) 1хл, 42m 7 42 с присоединением зa;;aên .,1

Приорите г

МП1 О 061

У " 11, 681 325 56(088 8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 28.Xi.!968. Б;сллете I X 36

jaia опубликования описания 16.X.1969

1 гторы изобретения

В. М. Долкарт, M. М. !,а1чевский, V.. Р. Крамфус, Г. Х, Н и В. H. Степанов

Заявитель -УТ-0ih6 Ф

УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ ПРЯМОГО ВЫЧИТАНИЯ

В СУММАТОРЕ

Известны устройства для выполнения прямого вычитания в сумматоре, содержащие регистры суммы, поразрядного переноса и слагаемого, комбинационные схемы перекл1очения кодов слагаемого и схемы управления знаком.

Предлагаемое устройство отличается тем, что оно содержит регистр знаков переносов, выходы которого подсоед1шены ко входам схемы образования переноса и ко входам схемы образования знака переноса, а входы регист. ра знаков переноса подключены к выходам схемы образования знака.

Это позволяет повысить быстродействие устройства.

На фиг. 1 представлена блок-схема описываемого устройства; на фиг. 2 — диаграмма

Вейча для функций ст+1; на фиг. 3 — диаграмма Вейча для функций di+1; на фиг. 4 и

5 — комбинированные схемы, выполненные на логических элементах «ИЛИ» и «И».

Устройство содержит регистр 1 поразрядных сумм (и разностей), регистр 2 хранения вычитаемого, слагаемого, а также мпожимого и делителя, регистр 8 запо.;гинания переносов (поразрядного переноса), регистр 4 запом1шания знаков переносов, комбинационную схему 5 образования поразрядной суммы разряда i, комбинационную схему б образован:1я переноса в разряде i+1, комбинационную схему 7 образования знака переноса в разряде i+1, прямые выходы а„, b„c,, di триггеров соответствук щих регистров, отображающие соответствующие булевские переменные, инверсные выходы — a„bi, c,, di соответствующих триггеров п отрицания отображаемых булевых функГиlй.

Присвоим положительный знак переносу, возникающему при сложении, и отрицательный .=.1ак — переносу, возникающему при вычита10 иии. Примем, . то если знак переноса в разряд 1+1 положительный, то di I =О, и наоборот. Если знак переноса отрицательный, то

di. l =1. Будем считать также, что при отсутствии переноса а1 1 =О.

Теперь синтезируем схемы 5, о, 7. Известно, что поразрядные сумма и разно;ть определяются одной и той же формулой

С.11, = а, b, ci + а рi с, + а, 11, с, + а, bi с, (1)

20 и не зависят от знака переноса с,.Tai как пострсение этой схемы не изменяется, ее рассматривать не будем.

Для построения схем 6 и 7 составим таблицу истинности для функций ci. 1 и а ;..1 от

25 пяти аргументов: ат, bi, ci, d;, v (см. таблиц 1. 1 ак ка! в схеме не может одновременно г1и1олияться сло;кение ll BLI÷èòaínå, то s=if, где s — управляющий сигнал операции сложения, -. — управля1ощий сигнал операции вычи30 тания. Знак " означает, что иа данных наборах

231896 функции не определены. Это такие наборы, для которых ct — О, d, = 1, а мы положили, что при отсутствии переноса d< — — О. Теперь можно для каждой функции выписать совершенную дизьюнктивную нормальную форму. с<+1 — а,Ь,с,d,v+а,b,c,d,v+а,b,c,d, v+

+ а, Ь c, d, v + a b, c, o, v (2)

+ ac bs cФ г v + az bc c dc v + аАсАи + cb ccdiv +

+ a

dr i = a, bс cr d< v + aс Ьс сс d< v + aю bi c dþ v +

+a,b,cgdгv+а,b,c,d v (4) Хотя по этим выражениям уже можно построить нужные схемы, лучше сначала произвести минимизацию по любому из известных методов. Для функций пяти переменных наиболее просто это сделать по диаграммам Вейча

1 о . с

b; а; с; с; а; о о о о

Предмет изобретения

Устройство для выполнения прямого вычитания в сумматоре с запоминанием переносов при чередованиях действий сложения и вычитания, содержащее регистры суммы, поразрядного переноса и слагаемого, отличающееся

1."

1

1 ,Ф, 1

1

1

1

1

1. о о о о о о, а

О,.

1

1

О 1

1, .1 о о о о о о

О 1 о о о

1 1

< (см. фиг. 2 и 3), для с + и А+ соответственно. Определим функции в клетках, отмеченных знаком, так чтобы получить минимальное представление. Теперь, выбирая «соседние клетки», получаем минимальные формулы для c<+> и dan+i, c +> = а,b>d +b d v+а,b,с,d + b,с,d v+

+а,b с v+а,b с;v (5)

10 с4 i — а, b, d, + bt d v + a, b, c, v (6) Рассматривая эти два минимизированных выражения, видим, что: сi+1 — dr+ i + а, Ь, с, v + a, b, c, 4 + b, ci 4 v .

На фиг. 4 изображена схема б, выполненная на логических элементах «ИЛИ» и «И» согласно уравнению (5), и на фиг. 5 — схема 7, выполненная согласно уравнению (6). о

О

j о

О

1 о

1 о ! о

1 о

1 тем, что, с целью сокращения времени сложения и вычитания, оно содержит регистр знаков переносов, выходы которого подсоединены ко входам схемы образования переноса и ко входам схемы образования знака переноса, а входы регистра знаков переноса подключены к выходам схемы образования знака.

231896

Y г Ъ

C C

= .ф1 Ь; c г ; у) Фа2.3

v bj dô

Составитель А. Плащин

Техред Т. П. Курилко

Редактор П. Шлайн

Корректор Л. В. Юшина

Заказ 2647/19 Тираж 430 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2

Патент ссср 231896 Патент ссср 231896 Патент ссср 231896 Патент ссср 231896 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх