Двоичный сумматор
242497
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Саветскик
Социалисткческик
Реслублик
Зависимое от авт. свидетельства №
Заявлено 21.XII.1967 (№ 1205608/18-24) с присоединением заявки ¹
Приоритет
Опубликовано 25.IV.1969. Бюллетень № 15
Дата опубликования описания 5.1Х.1969
Кл. 42ms, 7/42
МПК 6 06f
УДК 681.325 54(088 8) Комитет ло делам изобретений н открытий ори Совете Министров
СССР
Авторы изобретения
А. П. Буденный, В. А. Луцкий, В. Я. Контарев, О. Л. Крамаренко и А. А. Шишкевич
Заявитель
ДВОИЧНЪ|Й СУММАТОР
Изобретение относится к области вычислительной техники и может быть использовано в арифметических устройствах цифровых вычислительных машин.
Для построения известных двоичных сумматоров требуется большое количество оборудования.
Предложенный сумматор отличается от известных тем, что эмиттеры двух транзисторов через общий резистор соединены с источником смещения, база второго транзистора заземлена, а база первого транзистора через резистор подключена к источнику смещения и через диод, включенный в прямом направлении — ко входу схемы, который через резистор соединен с коллектором первого транзистора.
Коллекторы первого и второго транзисторов являются выходами суммы и переноса соответственно.
Такое отличие позволяет упростить схему сумматора и повысить его технологичность.
На чертеже приведена схема описываемого двоичного сумматора.
Сумматор выполнен на двух транзисторах
1 и 2, эмиттеры которых через общий резис1ор 8 соединены с источником смещения — E2.
База транзистора 2 заземлена, а база транзистора 1 через резистор 4 подключена к источнику смещения и через диод 5, включенный в прямом направлении — ко входу схемы 6, через резистор 7 соединенному с коллектором транзистора 1. Выходами суммы 8 и переноса
9 являются соответственно коллекторы транзисторов 1 и 2.
5 Сумматор работает следующим образом.
Если все три входных сигнала (два слагаемых и перенос) равны нулю, то транзистор 1 закрыт, а транзистор 2 открыт. При этом потенциал коллектора транзистора 1 близок к ну10 лю и ток переноса равен нулю. Если хотя бы один входной сигнал отличен от нуля (1,„=l), то напряжение на коллекторе закрытого транзистора 1 определяется делителем, состоящим из коллекторной нагрузки и резистора 7, и со15 ответствует единице на выходе суммы. При этом транзистор 2 открыт и ток переноса равен нулю.
Если на входе имеется два входных сигнала (т,„=2i), то транзистор 1 открывается и по20 тенциал на его коллекторе падает до нуля вследствие протекания коллекторного тока по резистору 7 обратной связи. Транзистор 2 закрывается, ток переноса на выходе сумматора равен l, что соответствует единице переноса.
25 Отсутствие напряжения на нагрузке означает нуль суммы.
Если на входе схемы имеются все три сигнала („=3i), то потенциал коллектора принимает значение, соответствующее единице на
30 выходе суммы 8, так как ток коллектора тран242497 зистора 1 ограничен источником тока в его эмиттерной цепи.
При этом транзистор 2 по-прежнему не проводит и ток переноса соответствует единице на выходе переноса 9.
Предмет изобретения
Двоичный сумматор с S-образной зависимостью между входным током и выходным напряжением, отличающийся тем, что, с целью
Составитель P. В. Смирнов
Техред Л. К. Малова Корректор Т. П. Лаврухина
Редактор Б. С. Нанкина
Заказ 2141j10 Тираж 480 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Центр, пр. Серова, д. 4
Типография, пр. Сапунова, 2
ЛфЕМУС РРЖфщеер ррдруЯ лернере
СЛОЕаЕмрЕ
Влюрре
СЛс;щ7 юр его упрощения, он выполнен на двух транзисторах, эмиттеры которых через общин резистор соединены с источником смещения, база второго транзистора заземлена, а база первого
5 транзистора через резистор подключена к источнику смещения и через диод, включенный в прямом направлении,— ко входу схемы, который через резистор соединен с коллектором первого транзистора, причем коллекторы пер10 вого и второго транзисторов являются выходами суммы и переноса соответственно.
