Двухтактный сумматор параллельного действия

и» .:о-т".õн.::.чесйай бнблнотен

38890 о и и с1 гтт-и

ИЗОБРЕТЕН

К АВТОРСКОМУ СВИДЕТЕЛЬ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства Ne

Заявлено 05. I I I.1968 (J6 1225671/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 10.111.1969. Бюллетень

Дата опубликования описания 11Л П

11л. 42m, 7/50

МПК G 06f

УДК 681.3.055:511(088.8) Комитет по делам изобретеиий и открытий при Совете Министров

СССР

Автор изобретения

Б. М, Власов

Заявитель

ДВУХТАКТНЫЙ СУММАТОР ПАРАЛЛЕЛЪНОГО ДЕЙСТВИЯ

Устройство относится к области цифровой вычислительной техники и может быть использовано :в арифметических устройствах электронных цифровых вычислительных машин.

В известных двухтактных сумматорах .параллельного дейсгвия для выполнения сложе н ия и вычитания чисел предусматриваюгся логические элементы типа «И» для передачи кода из приемного регистра на счетный вход накапл|ивающего регистра прямым или инверсным кодом. Для формирования сигналов переноса также имеются схемы прямого и инверсного кодов. Наличие в составе устройства схем форм|ирования,переносов прямого и инверсного кодов требует двух логических элементов «И», одной схемы «ИЛИ» и формирователя-усилителя на каждый двоичный разряд сумматора.

Известны двухтактные сумматоры, в которых исключены логические элементы переноса прямого и и нверсного иодов, а также логический элемент передачи инверсного кода. В этих сумматорах,прои сложении используются цепи, передачи и переноса прямого кода, а код приемного регистра предварительно инвертируется. Для выполнения инвертирования требуется дополнительно,ко времени суммирова ния еще один временной такт, т. е. операции сложения и вычитания B таких сумматорах выполняются за три временных такта.

Предлагаемый сумматор отличается от известных тем, что шина передачзт инверсного кода соединена со счетными входамп триггеров приемного регистра, а шина сложения а. подкл1очена к логическом элементу «È>>, втоpoit вход которого соединен с шиной переноса из младшего разряда. Это упрощает устройство и .повышает его надежность.

На чертеже приведена функциональная схема одного двоичного разряда,двухтактного сумматора. (Линии задержки на,входе триггеров II формирователи-усилители не приводятся.)

Схема содержит триггеры 1, 2, логические элементы «И» 8 — 7 (схемы совпадения), логические элементы «ИЛИ» 8 и 9 (схемы сборки), Работа устройства при вы полнении операции сложения.

Считаем, что в накапливающем регистре хранится код первого слагаемого, а в прием.ном регистре записан код второго слагаемого.

Оба числа положительные.

По первому такту производится передача числа из приемного регистра в накапливающий (сложение по модулю два). Для выполнения этой элеменгарной операции на шину передачи прямого кода (ППК) подается импульс, Если в триггере 1 хранится код «1», то зо импульс передачи по цепи 8 и 8 поступает на

238890

Типография, пр. Сапунова, 2 счетный, вход триггера 2 и устанавливает его в единичное или нулевое состояние.

После передачи начинается распространение потенц и ала переноса. Потенциал переноса возникает в трех разрядах, где,в триггере приемного регистра хранится код «1», а триггер накапливающего регистра после прохождения импульса передачи установлен в нул|евое состояние. При этом с выхода логического эле мента «И» 4 на вход элемента «ИЛИ» 9 .поступает потенциал, переноса .в старш ий разряд. После установления,поте|нциала,переноса (распространения потенциала переноса) на элемент «И» б подается импульс сложения. В тех разрядах сумматора, куда поступает перенос из мл ад шего разряда, импульс сложения по цепи б и 8.поступает на счетный вход триггера 2,,и пр оизойдет ин|вертирование значения триггеров накапл|ивающего регистра, Если,в триггере накапливающего регистра хранится код «1», то потенциал переноса через элемент

«И» 7, элемент «ИЛИ» 9 пройдет в следующий старший р азряд.

Таки м образом, импульс сложения сформировывает в накапливающем регистре результат сумииро вания двух чисел.

Работа устройства при выполи е н ии:о п е р а ци и вычитания.

Положим, что уменьшаемое IH вычитаемое числа положительные и хранятся в накапливающем и.приемном регистрах соответственно.

По первому такту производится передача инверсного ко да,приемного регистра в накапливающий регистр и инвертирование кода приемного регистра, Импульс передачи поступает на логический элемент «И» 5 и счетный вход триггера 1. После инвертирования кода приемного регистра начинает распространяться перенос аналогично рассмотренному при выполнении операции сложения.

Таким образом, предлагаем ое устройство обеспечивает быстродействие известных двух10 тактных сумматоров и имеет меньшие габариты. Наличие в сумматоре потенциального,переноса повышает надежность его работы, так как,потенциальное представлен не сигнала переноса позволяет простыми способами уско16 рить распространение переносов, исключает возможн ость двойного срабатывания триггеров,накапливающего регистра и упрощает .наладку устройства.

20 Предмет изобретения

Двухтакт11ый сумматор параллельного действия, содержащий накапливающий и прие|мный регистры, выполненные на триггерах со счетным входом и логических элементах «И», 25 «ИЛИ», а также..цепи формирования сквозного переноса, отличающийся тем, что, с целью упрощения устройснва и повьппения его надежности, в нем счетные входы триггеров прием ного регистра соединены с шинной передачи

30 инверсного кода, а шина сложения подключе,на к логическому элементу «И», второй вход которого связан с ш иной пере носа из млад щего разряда.

Составитель Л. Скобелева

Редактор О. Филиппова Техред Л, Я. Левина

Корректор А. А. Береауева

:Заказ 1662)10 Тираж 480 Подписное

Ц111111Г1И Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4