Запоминающий элемент

Авторы патента:


 

83307

ОПИС

ИЗОБРЕ

К АВТОРСКОМУ

Союз Советскиз

Социалистических

Республик

Зависимое от авт. свид

Заявлено 30,VI,1969 ()ч с присоединением заявк

Приоритет

Опубликовано 06.Х.1970

Дата опубликования оп

21ат, 37/52

ПК С 11с 11/40

К 681,327.66 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

E. С. Ильчинский, В. М. Гусаков и Б. В. Орлов

Заявитель

ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ

Изобретение относится к области вычислительной техники, в частности, запоминающим устройствам цифровых вычислительных машин.

Известен запоминающий элемент на транзисторах со структурой металл — окисел — полупроводник (МОП), содержащий триггер и транзистор записи.

Недостатком известчого элемента является низкое быстродействие и высокие гребования к разбросу параметров транзисторов.

С целью повышения быстродействия и снижения требований к разбросу параметров транзисторов, в предложенном запоминающем элементе дополнительно установлен транзистор, исток которого под ключен к одному выходу триггера и к стоку транзистора записи, затвор — ко второму выходу триггера, а сток — к шине считывания.

На чертеже представлена схема запоминающего элемента, который состоит из триггера, выполненного на транзисторах 1 — 4, транз,iстора записи 5 и дополнительного транзистора б, исток которого подключен к выходу 7 триггера и стоку транзисто ра 5, затвор — к выходу 8 триггера, а сток — к шине считывания 9.

Элемент работает следующим образом.

Запись информации осуществляется при подаче сигнала выборки на штину адреса 10 и потенциала Е„или потенциала земли на разрядную шину 11 (при записи «1» и «0» соответственно). При этом шина считывания, являющаяся общей для всего разряда ЗУ, должна быть разомкнута.

5 Считывание информации осуществляется прп подаче сигнала выборки на шину 10 и потенциала земли на шину 11. При этом .шина считывания 9 должна находиться под потенциалом Е„. Если в запоминающем элемен10 те записана «1» (потенциал Е, в точке 7), то имеет место ток считывания в цепи: источник питания — шина 9 — транзисторы 5, б — шина 11 — земля. Если в запоминающем эле. менте записач «О», то эта цепь разомкнута, 15 и ток считывания отсутствует.

Вывод тока считывания на усилитель считывания можно производить как по шине считывания 9, так и по разрядной шине 11.

Предмет изобретения

Запоминающий элемент на МОП-транзисторах, содержащий триггер и транзистор записи, отличающийся тем, что, с целью повыше25 ния быстродействия и снижения требований к разбросу параметров транзисторов, .в нем дополнительно установлен транзистор, исток которого подключен к одному выходу триггера и к стоку транзистора записи, затвор — ко

30 второму выходу триггера, а сток — к шине считывания.

283307

Составитель Н. С. Прокофьева

Редактор Л. А. Утехина Техред А. А. Камышникова Корректор Т, A. Уманец

Заказ 3609/10 Тираж 480 Подписное

ЦНИИПИ Комитете по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб„д. 4/5

Типография, пр. Сапунова, 2

Запоминающий элемент Запоминающий элемент 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх