Триггер на униполярных транзисторах

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

250997

Союз Соеетскик

Социалистическик

Республик

Зависимое от авт. свидетельства ¹

Заявлено 14 1/.1968 (№ 1239376/18-24) с присоединением заявки №

Приоритет

Опубликовано 26Х1!1.1969. Бюллетень № 27

Дата опубликования описания 30.1.1970

Кл. 21ат, 36/18

МПК H 03k

УДК 621.374.3 (088.8) Комитет по делам изобретеиий и отиритй9 при Сосете Миикрф0е

ССОР

Авторы изобретения

П. К. Атанов, А. К. Катман, Г. Ф. Васильев, В. И. Сапронов и П. П. Силантьев

Заявитель

ТРИГГЕР НА УНИПОЛЯРНЫХ ТРАНЗИСТОРАХ

Предложенный триггер относится к области элементов вычислительной техники и может быть применен при разработке регистров, счетчиков, накопителей информации и других устройств автоматики и вычислительной техники.

Известны триггеры на униполярных транзисторах. Однако схемы таких триггеров, рассчитанные для работы в области высоких частот, при работе в области низких частот нецелесообразны из-за относительно большого потребления мощности от источника питания.

Предложенный триггер отличается тем, что последовательно с резисторами нагрузки включены переходы сток — исток запирающих униполярных транзисторов, затворы которых объединены и подключены ко входу управления, причем подло>кка запирающих транзисторов изолирована от подложки остальной схемы триггера.

Эти отличия позволяют увеличить быстродействие и уменьшить мощность рассеяния.

Схема предложенного триггера приведена у а черте>ке и состоит из основных транзисторов 1 и 2, резисторов 8 и 4, запускающих и запирающих транзисторов 5 — 8 соответственно. Входы триггера 9 и 10, вход управления

11, выходы триггера 12 и 18.

Установка триггера в «О» и «1» осуществляется через запускающие транзисторы б и 5, Сопротивления резисторов 8 и 4 выбираются из условия

Й 2 з.э где Ug — падение напряжения на активном сопротивлении нагрузки (резнсторах8и4);

U„.„— падение напряжения на открытом транзисторе (7 или 8), выполняю10 щем роль запирающего элемента.

Падение напряжения на открытых запирающих транзисторах 7 и 8 должно быть меньше падения напряжения на открытых транзисторах 1, 2, 5, б.

Соблюдение этих условий необходимо для того, чтобы напря>кение в точках а и б прп открытых транзисторах в соответствующих плечах триггера было меньше порогового напря>кения транзистора другого плеча, управляемый электрод которого подсоединен в данную точку.

Напряжение питания триггера выбирается из условия: Е„= (2 — 3) U„,ð, где U„,ð— напряжение, при котором транзистор открываетсяя.

Эти условия определяют необходимость If достаточность того, чтобы при открыван запирающих нелинейных элементов — транзисторов 7 и 8 или управляемых диодов триггер

ЗО оставался в том же устойчивом состоянии, 250997

Предмет изобретения

Составитель Г. Колотова

Редактор Б. Нанкнна, Техред Л. К. Малова Корректоры: А. Николаева и M. Коробова

Заказ 3922/10 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 котором он находился до подачи сигнала открывания или закрывания нагрузки.

Сопротивления нагрузки выбираются из условия обеспечения максимального быстродействия триггера, т, е. R„= R> = R2 — — Я,„,„, определяемого из статических условий.

В исходном состоянии триггера транзисторы

7 и 8 (или управляемые диоды) закрыты уровнем напряжения, управляющего нагрузкой сигнала на входе управления П.

Перед подачей сигнала «Уст. «0» или

«Уст. «1» на вход 11 на объединенные входы управляемых электродов транзисторов 7 и 8 подается отпирающий уровень напряжения, управляющего нагрузкой сигнала, Они при этом открываются и представляют для триггера лишь незначительную добавочную нелинейную нагрузку, не изменяя при этом состояния триггера.

Время, необходимое на открывание запирающих элементов, незначительно, так как оно определяется в основном собственной емкостью транзисторов и активным сопротивлением нагрузки.

После того как транзисторы 7 и 8 открыты, на вход «Уст. «О» или «Уст. «1» в зависимости от того, в каком состоянии находится триггер, подается сигнал, переводящий его в другое устойчивое состояние.

Время переключения собственно триггера при открытых запирающих элементах будет определяться в основном нагрузкой в его плечах и суммарной емкостью транзисторов, подсоединенных в точку а или б.

На частотах при Товр) Тотп + " пер + Таакр 9 где Т,вр — период повторения импульсов, поступающих на входы собственной схемы триггера;

Т„„— время, необходимое для открывания запирающих элементов;

Т„,р — время переключения триггера из одного устойчивого состояния в другое при открытых запираю10 щих элементах;

Т„,р — время, необходимое на закрывание запирающих элементов.

Открывание и закрывание запирающих элементов производят с каждым обращением к триггеру.

На более высоких частотах запирающие элементы целесообразно держать открытыми, ибо в этом случае выигрыша по мощности практически не будет.

Триггер на униполярных транзисторах, содержащий основные, запирающие и запускающие транзисторы, отличающийся тем, что, с целью увеличения быстродействия и уменьшения мощности рассеяния, последовательно с резисторами нагрузки включены переходы

30 сток — исток запирающих униполярных транзисторов, затворы которых объединены и подключены ко входу управления, причем подложка запирающих транзисторов изолирована от подложки остальной схемы триггера.

Триггер на униполярных транзисторах Триггер на униполярных транзисторах 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх