Триггер со счетным входом

Авторы патента:


 

П Й"Юч - Й

246580

О -ИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Кл. 21а1, 36/18

Заявлено 12.V.1968 (№ 1238333/18-24) с присоединением заявки №

Приоритет

Опубликовано 20.VI.1969. Бюллетень № 21

Дата опубликования описания 14.XI.1969

МПК Н 03k

УДК 621.374.3(088.8) Комитет па делам изобретений и открытий при Совете Министров

СССР

Автор изобретения

В. А. Зернов

Заявитель

ТРИГГЕР СО СЧЕТНЫМ ВХОДОМ

Предлагаемый триггер относится к элементам вычислительной техники и может быть применен в вычислительных машинах и систем ах автом атики.

Известны схемы триггеров со счетным входом, выполненные на потенциальных элементах «ИЛИ вЂ” НЕ», содержащие основной и вспомогательный триггеры и схемы запуска вспомогательного триггера.

Однако для известных схем необходимо большое количество логических элементов

«ИЛИ вЂ” 1E».

Предложенный триггер отличается тем, что входы вспомогательного триггера соединены со счетным входом всего усгройства и через резисторы — - с базами одного из транзисторов схем запуска вспомогательного триггера, выходы которого соединены с коллекторами других транзисторов схем запуска вспомогательного триггера, а их эмиттеры — с выходами основного триггера.

Эти отличия позволяют упростить схему.

Схема предложенного триггера со счетным входом приведена на чертеже и состоит из основного триггера, выполненного на элементах

1 и 2, вспомогательного триггера на элементах

8 и 4 и схем запуска вспомогательного триггера на элемента 5 и б (логических схемах).

Счетный вход триггера — 7, выходы основНОГО и ВспомОГательнОГО триггеров — 8 и 9 и

10 и 11 соответственно.

Выходы 10, 11 вспомогательного триггера одновременно являются входами основного триггера, а выходы 8 и 9 последнего соединены с эмиттерами логических схем 5 и б запуска вспомогательного триггера.

В исходном состоянии вход 7 находится под положительным потенциалом, выход 8 основного триггера имеет нулевой погенциал, а выход 9 — положительный. T àê как счетный вход

1о 7 устройс гва находится под положи гельныAt потенциалом, то выходы 10 и 11 вспомогательного тригтера будут иметь нулевые потенциалы. С приходом на счетный вход 7 устройства отрицательного сигнала потенциал на выходе

15 11 начнет повышаться, так как эмиттеры логической схемы б запуска вспомогательного триггера будут находиться под положительным потенциалом, и она проводить ток не бу.дет. Логическая схема запуска вспомогатель20 ного триггера будет шунтировать выход 10, так как ее эмиттеры будут находиться под нулевым потенциалом, а база — под положительным. С выхода 11 вспомогательного триггера положительный потенциал подается на вход

25 основного триггера и изменяет его состояние.

Состояние выходов 10 и 11 вспомогательного триггера не изменится, так как логические схемы 5 и б запуска вспомогательного триггера не проводят тока, потому что эмиттеры схе30 мы 5 будут находиться под положительны 1 потенциалом, снимаеь ым с выхода 9 основно246580

Составитель Г. Колотова

Текред Л. Я, Левина Корректоры: A. Абрамова и Л. Корогод

Редактор Б. С. Напкина

Заказ 2995/9 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 го триггера, а выход 11 будет иметь нулевой потенциал.

Такое состояние выходов 10 и 11 вспомогательного триггера сохраняется до окончания действия входного сигнала.

После пропадания сигнала на входе 7 на выходах 10 и 11 снова появляются нулевые потенциалы, а усгройство будет находиться в другом устойчивом состоянии, когда выход 9 имеет нулевой потенциал, а выход 8 †- полож п ельный.

Таким образом, предложенный триггер благодаря соединению эмиттеров логических схем

5 и б запуска вспомогательного триггера с соответствующими выходами основного триггера позволяет с появлением на счетном входе 7 сигнала устанавливать триггер в такое сос,тодвые,-которое необходимо для опрокидыва \ ния основного триггера.

Предмет изобретения

Триггер со счетным входом, выполненный на потенциальных элементах «ИЛИ вЂ” НЕ», содержащий основной и вспомогательный триггеры и схемы запуска вспомогательногс триггера, отличающийся тем, что, с целью упрощения схемы, входы .вспомогательного триггера соединены,со счетным, входом всего устройства и через резисторы — с базами одного из транзисторов схем запуска вспомогательного триггера, выходы которого соединены с коллекторами других транзисторов схем запуска вспомогательного триггера, а их эмиттеры — с выходами основного триггера.

Триггер со счетным входом Триггер со счетным входом 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх