Цифро-аналоговое устройство для суммирования

 

266363

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Саюа Соввтскик

Социалистических

Республик бййпио-,авиа ili

Зависимое от авт. свидетельства №

Заявлено 20.1Х.1968 (¹ 1271356/18-24) с присоединением заявки №

Приоритет

Опубликовано 17.111.1970. Бюллетень № 11

Дата опубликования описания 22 т7П.1970

Кл. 42m3, 7/50

МПК б 0617/50

УДК 681.325.54 (088.8) Комитет по делам иаобретений н открытий при Совете Министров

СССР

Автор изобретения

А. Г, Азмайпарашвили

Тбилисский научно-исследовательский институт приборостроения и средств автоматизации

Заявитель

ЦИФPO-АНАЛОГОВОЕ УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ,1

Изобретение относится к области цифровой вычислительной техники и может быть применено в цифровой вычислительной машине.

Известны устройства для суммирования нескольких чисел, представленных двоично-десятичным кодом, содержащие цифро-аналоговые преобразователи, операционные усилители и аналого-цифровые преобразователи.

Предлагаемое устройство отличается тем, что в нем разряды построены из трех групповых блоков, два из которых идентичны. Выход цифро-аналогового преобразователя первого группового блока соединен со входом операционного усилителя этого же блока, к которому присоединен выход устройства передачи переполнения этого же блока, выход устройства передачи переполнения аналогичного блока соседнего младшего разряда. Выход операционного усилителя соединен с первым входом операционного усилителя третьего группового блока данного разряда и со входом логической схемы первого группового блока, первый выход которой соединен со входом устройства передачи переполнения данного группового разряда, второй выход соединен с соответствующим входом общей логической схемы устройства, а третий выход логической схемы группового блока соединен со входом аналогичной схемы соседнего старшего разряaа. Выход операционного усилителя третьего группового блока соединен со входом аналогоцифрового преобразователя и со входом логической схемы третьего группового блока, первый выход которой соединен со входом иден5 тичной логической схемы соседнего старшего разряда, а второй выход соединен с первым входом устройства передачи переполнения третьего группового блока, второй вход которого соединен с соответствующим выходом

10 общей логической схемы устройства. Выход устройства передачи переполнения соединен со входом операционного усилителя третьего ,группового блока.

Другим отличием предложенного устройст15 ва является то, что в нем логическая схема каждого k-го группового блока снабжена двумя нуль-органами, подключенными к выходу операционного усилителя, выход первого нульоргана соединен с первыми входами схем совпадения логической схемы соседнего младшего разряда, вторыми входами и — 1 схем совпадения логической схемы данного разряда и соединен с третьим входом первой схемы совпадения соседнего старшего разряда. Выход второго нуль-органа соединен с первым входом первой собирательной схемы данного разряда и со вторыми входами k-ых схем совпадения всех старших разрядов. Выходы схем совпадения k-го разряда соединены со входаЗО ми второй собирательной схемы логической

266363

15 г0 г5

65 схемы Й-го разряда, выход которой соединен со вторым входом первой собирательной схемы логической схемы соседнего старшего разряда, Выход первой собирательной схемы логической схемы Й-го разряда соединен со входом узла передачи переполнения k-го разряда.

Это позволяет увеличить число одновременно складываемых чисел и повысить быстродействие, На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг. 2 — блок-схема цифра-аналогового преобразователя (ЦАП); на фиг. 3 — схема одного из преобразователей ЦАП; на фиг. 4 — логические схемы для передачи переполнения и их взаимосвязи; на фиг. 5 — схема логического блока; на фиг. 6— схема блока управления; на фиг. 7 и 8 — схемы узлов передачи переполнения; на фиг, 9— блок-схема аналого-цифрового преобразователя.

Устройство работает следующим образом.

Для суммирования требуемого количества

m слагаемых, представляющих собой многоразрядные двоичные числа, цифры этих чисел представляют в двоична-десятичном счислении тетр адами.

Предварительно на шину У„, «Установка начального состояния» подают сигнал, который производит установку всех триггеров в начальное состояние. После этого подают сигнал пуска на клемму пуска П блока управления БУ.

Пусковой импульс перебрасывают триггер пуска Т„, который дает разрешение на прохождение импульсов через вентили В„в узлы передачи переполнения УП и УПа.

Все тетрады в отдельности разбивают поразрядно на несколько равных групп (в нашем примере на две) и задают для суммирования на вход операционного усилителя У соответствующих групповых блоков Гр и Гр

ЦАП соответствующего блока разряда Бр„

Бр „Бр,..., Бр„, Бр»+1.

Слагаемые можно выбирать, например, с запоминающего устройства как последовательно, так и параллельно. Записанное число каждой тетрады преобразуется с помощью

ЦАП в аналоговое напряжение.

Для разбора условно примем, что код «1» соответствует отрицательному напряжению с выхода левого плеча триггера, а код «О»вЂ” напряжению близкого к нулю того же плеча триггера. Так как все ключи разрядов ведут себя одинаково, то рассматривается работа одного из них (например, первого разряда).

Пусть на триггере этого разряда записан

«О», т. е, на выходе левого плеча триггера— нулевой уровень. В этом случае от источника + Е (см. фиг. 3) через резистор Ъ и диод

D> в точке а получается положительное смещение, запирающее диод D и обеспечивающее запрет напряжению — Е через резистор R и диод D на вход усилителя. Это условие создается путем выбора соотношений резисторов

Ri u Rs при заданной величине резистора R> 4 и напряжения — Е, + Е и выходного напряжения триггера.

При записи на триггере «1» на выходе левого плеча образуется отрицательный уровень напряжения, в средней точке делителя преобладает отрицательное напряжение, которое закрывает диод D>, так как на катоде диода

D> напряжение близко к нулю. Поэтому напряжение — Е поступает на вход усилителя без погрешности через резистор R> и диод Оя.

Так как проводимости резисторов R„Rэ, Rs Ra разрядов представляют степени двойки, и сопротивление обратной связи резистора

R, по величине равно сопротивлению резистора R первого разряда, то записанное двоичное число от 1 до 9 на тетраде будет пропорционально выходному напряжению операционного усилителя. Например, в случае применения усилителя с рабочим диапазоном 1 100 цифрам 1, 2, 3,..., 9 будут соответствовать аналоги напряжения 10, 20, 30... 90.

По группам разбитых тетрад через преобразователи подводятся отрицательные напряжения-аналоги записанных чисел ко входу усилителя для их суммирования.

Первая часть после преобразования суммируется в групповом блоке Гр„другая часть— в групповом блоке Гр . Рассмотрим работу одного группового блока, например блока Гр (блоки Гр!а ь I p Jb ь ГР1с з ° ° ГpI» Р »+ )

После преобразования и суммирования на выходе каждого усилителя У!а У1ь, У1с и У I» каждого разряда могут возникнуть следующие случаи или ХУ(А9, или ZU = А„ или ZU> А,о, где Х U — суммарное выходное напряжение любого операционного усилителя;

A> — напряжение-аналог девяти;

А о — напряжение-аналог десяти, Как указывалось выше, к выходу каждого усилителя подключены по два нуль-органа Оо и О о. На первом разрешающий признак осуществления логических операций возникает при условии Иl ) A>, на втором — при ZU>

) Ао.

При образовании на выходе усилителя любого разряда суммарного напряжения ZU)

> А о соответствующий нуль-орган О о через схему сравнения ИЛИ дает разрешение узлу переполнения УПi задать на вход его операционного усилителя компенсирующее напряжение-аналог десяти, а на входе операционного усилителя следующего разряда — напряжение-аналог единицы того же знака, что и знак суммы.

Эта операция повторяется неоднократно до тех пор, пока на выходе усилителя не исчезнет признак переполнения, т. е. когда не установится условие ZU (Ao.

Узлы переполнения работают следующим образом.

UAь+ UA = 2UA9.

В начале работы (как это указывалось выше), после того как поданы (записаны) слагаемые, на шину У„, задают импульс установки начального состояния, и все триггеры устройства будут установлены в начальное состояние.

На фиг. 7 триггеры изображены в начальном состоянии. В этом случае ключи получают запрет от всех триггеров. При выходном напряжении (см. фиг. 7) левого плеча любого триггера, например триггер Т1, близкого к нулю, от источника + E через диод D3 в точке а создается положительное смещение, запирающее диод D4 и обеспечивающее отрицательному напряжению-аналогу единицы — UA,.

Это условие создается путем выбора соотношения сопротивлений резисторов R4 и Яь при заданных величинах напряжения + Е, — UA и сопротивления резистора R .

С другой стороны, с выхода правого плеча того же триггера создается отрицательное смещение, запирающее диод Вь и обеспечивающее запрет положительному компенсирующему напряжению-аналогу десяти + Ук410.

Это условие создается путем выбора соотношения сопротивлений резисторов R7 и Ra npu заданных величинах напряжения + Е, + У гА10 и сопротивления резистора Рь.

При подаче запускающего импульса на клемму пуска П триггер пуска Т„переключается, и через вентиль В„дается разрешение на прохождение импульсов от генератора ГИ.

Импульсы подаются на все вентили В,, „В, узлов переполнения групповых блоков Гр, и

Гр2 и на вентиль Вь группового блока (блоки

Грза Грзь, Грзс ..., Г)Ззл, Грза+!).

После запуска устройства ключи К1 и К2 остаются в неизменном состоянии в тех узлах передачи переполнения, где на их входы не заданы разрешающие сигналы.

Если на вход узлов переполнения групповых блоков Гр1 и Гр2 задается разрешающий сигнал, то через вентиль Во импульсы поступают на все вентили В;,..., В„.

Первый импульс перебрасывает триггер Т,, который, в свою очередь, переключает ключ

К1 и Кь а последние задают на вход операционного усилителя (усилители У, У ь, +lc,..., У, Уг,г) компенсирующее напряжение-аналог десяти + UzА1О, и на вход операционного усилителя следующего разряда напряжениеаналог единицы — UA .

Происходит это следующим образом: отрицательное напряжение с выхода левого плеча триггера запирает диод D3, так как на катоде открытого диода D4 напряжение близко к нулю. Поэтому отрицательное напряжение-аналог единицы — UA> без погрешности через резистор 14 и диод 04 поступает на вход усилителя следующего разряда. Так как в этом случае с выхода правого плеча поступает напряжение, близкое к нулю, то напряжением от положительного источника + Е аналогичным образом запирается диод Rs и положительное напряжение-аналогдесяти + Ух-А,О через

60 б5

6 резистор Rs и диод D< поступает на вход усилителя данного разряда.

Если после первой компенсации напряжение на выходе усилителя снова превышает напряжение-аналог десяти, т. е. ZU) UA, то указанный процесс повторяется с помощью второго импульса, который перебрасывает триггер

Т2, так как с выхода правого плеча триггера

Т на потенциальный вход вентиля В2 (на фигурах не показан) подается уже нулевой (разрешающий) потенциал.

Процесс повторяется до тех пор, пока напряжение на выходе усилителя не станет

ZU < UA,.

После каждого переброса триггеры остаются до конца цикла в неизменном состоянии.

Узел переполнения группового блока (блоки Гр га, Гр гь, Гргс,..., Гр гл, Гргп+ ) работает следующим образом.

На вход усилителя любого разряда этого группового блока поступают напряжения с групповых блоков Гр1 и Грз, максимальная величина которых при любом возможном числе слагаемых в первой и второй группах после передачи переполнения не превышает удвоенной величины напряжения-аналога девяти, т. е.

Следовательно, число слагаемых, суммируемых на входе усилителя группового блока (блоки Грз, Грзь, Грзс >..., Гргп Грзл — 1) любого разряда, равно двум, В переходном периоде, когда на выходе любого нуль-органа первого или второго групповых блоков имеется признак переполнения, тогда во все узлы переполнения третьего группового блока задается запрет передачи переполнения. После исчезновения признака переполнения в групповых блоках Гр| и Гр» поступает разрешение на передачу переполне«ия в третий групповой блок.

Для осуществления такой логической операции (см. фиг. 5) с выхода каждого нуль-органа О„групповых блоков Гр1 и Гр. всех блоков разрядов подаются напряжения на схемы

НЕ, а с выходов последних подаются на выходы схемы И, с выхода которой напряжение подается на потенциальный вход вентиля Во, служащего для управления переполнения третьего группового блока. Совпадение на схеме

И происходит при исчезновении признаков переполнения на нуль-органах 01О во всех блоках разрядов групповых блоков Гр1 и Гр2.

При совпадении вентиль В, дает разрешение на прохождение импульсов к узлам переполнения всех разрядов третьего группового блоKB. Передача переполнения в каждом разряде происходит только в том случае, если на последнем будет признак переполнения. Несовпадение на схеме И происходит при наличии признака переполнения хотя бы на одном нуль-органе О» группы блоков Гр1 или Гр, Все это происходит параллельно во всех блоках разрядов, но переполнение в любом

266363 нуль-органа 0« блоке разряда, начиная со второго блока наступает и после передачи напряжения-аналога единицы (т. е. переполнения) с предыдущего блока разряда, если на выходе данного операционного усилителя суммарное напряжение равно напряжению-аналогу девяти, т. е, ZU = UA9. То же самое может произойти с третьим блоком разряда и т. д.

Схемы логики учитывают вышеуказанные и другие всевозможные комбинации выходных напряжений операционных усилителей путем преждевременного определения состояния признаков с помощью нуль-органов 09 и 0«во всех блоках разрядов. Указанные нуль-органы воздействуют на схему логики Л, чем обеспечивается параллельная передача переполнения в любых случаях выходных напряжений усилителей во всех блоках разрядов.

С целью преждевременной передачи переполнения в последующие блоки разрядов, где переполнение пока еще не наступило, но мо.жет наступить после передачи напряженияаналога единицы с операционного усилителя предыдущего разряда, т. е. когда на выходе данного разряда накоплено напряжение-аналог девяти (ZU = УА,) каждый блок разряда снабжен, как упоминалось выше, соответствующим количеством логических элементов, которые действуют следующим образом, Схема совпадения Иг, реагирует на совпадение двух признаков выходного напряжения усилителей: на напряженке большего и равного аналогу десяти и на напряжение большего или равного аналогу девяти (Х U :=À» и на ZU, А9), когда на выходах нуль-органов 0«к 09 имеется код «1».

При совпадении на схеме Hi, дается разрешение через схему ИЛИи (следующего разряда) произвести передачу переполнения. Одновременно нуль-орган О« логической схемы

Лс, дает разрешение произвести передачу переполнения с помощью узла передачи перемещения УП!а °

Схема совпадения И ь логической схемы Л ь реагриет на совпадение следующих признаков:

ZU А» от нуль-органа 0» логической схемы Л,, ZUb ЭА, от нуль-органа 0 логической схемы Л ь, ZU„ А9 от куль-органа 09 логической схемы J7i,.

Схема совпадения И ь реагирует на совпадение признаков:

ZU A» от нуль-органа О» логической схемы Л ь, ZU, A> от нуль-органа 09 логической схемы Jfi„.

При совпадении указанных признаков в одной схеме совпадения Ии или в другой схеме совпадения И;ь через схему ИЛИ;ь в схему ИЛИ, подается разрешение узлу передачи переполнения УПс, произвести передачу переполнения. Одновременно нуль-орган О« логической схемы Л ь, если на нем имеется признак,5

Z U A», подает разрешение через другой вход схемы ИЛИ ь произвести передачу переполнения на узел передачи переполнения УП ь .

Схема совпадения И логической схемы

Лс, реагирует на совпадение следующих признаков:

ZU, А« от нуль-органа 0» логической схемы Лл,, ZU А от нуль-органа 09 логической схемы Ли, ZU, А от нуль-органа 09 логической схемы Л ь, ZU„ А9 от нуль-органа 09 логической схемы Л „.

Схема совпадения Игь реагирует на совпадение признаков:

ZU, A» от нуль-органа О» логической схемы Лгь, ZU, Аь от нуль-органа Оь логической схемы Лсь, ZU„A от нуль-органа 0 логической схемы Л1п °

Схема совпадения Оь< реагирует на совпадение признаков:

ZU А«от логической схемы Л ь, ZU„ Ag от нуль-органа 09 логической схемы Л п.

При совпадении признаков в одной из трех схем совпадения через схемы ИЛИ;ь и ИЛИ п подается разрешение узлу переполнения УП, произвести передачу переполнения.

Одновременно, если на нуль-органе 0«логической схемы Лс, имеется признак ZU,o

А«, то подается разрешение на передачу переполнения с узла переполнения УП, .

Если число блоков разряда равно количеству разрядов и слагаемых чисел, то переполнение с этого блока разряда Бр„ накапливается на блоке Бр +1.

Блок Бр„не содержит схем совпадения И.

При появлении признака ZU А«нуль-орган О» через схему ИЛИс дает разрешение на передачу переполнения УП п данного разряда, Таким образом, при любых всевозможных состояниях выходных напряжений операционных усилителей всех разрядов, а следовательно, и признаков нуль-органов 0«и 08 всех разрядов, передача переполнения осуществляется во всех блоках разряда одновременно (параллельно). На выходе операционного усилителя каждого разряда третьего группового блока после окончания решения появляется результат суммы.

Аналого-цифровой преобразователь каждого разряда, состоящий из девяти ступеней сравнения, работает следующим образом.

На вход Вх в преобразователь поступает напряжение-аналог цифры, образовавшееся на выходе операционного усилителя Уь<. Если на входе Вх напряжение U равно нулю, то со всех нуль-органов и со всех схем совпадения выдается код «0». В этом случае все дио266363

10 ды дешифратора заперты, ни одна шина не возбуждена и на двоичном выходе Вых 2 появляется тетрада 0000, т. е. цифра О, а на десятичном выходе Вых 10 ни одна шина не возбуждена, что также будет соответствовать цифре О.

Если на выходе операционного усилителя (усилители sa Уьь,Угс, " Узп, 3n 1) накоплено напряжение, например напряжение-аналог семи (U = А7), то с выходов нуль-органов

09 — 097 (см. фиг. 9) будет выдан код «1», а с остальных выходов нуль-органов 099 и 099— код «О». Код «1» со схем совпадения будет выдан только со схемы совпадения И7, а на всех остальных схемах совпадения окажется несовпадение и будет выдан код «О». Вследствие этого через соответствующие диоды дешифратора Д и на двоичном выходе Вых 2 появляется тетрада 0111, т, е. число 7, а на десятичном выходе Вых 10 возбуждается соответствующая шина и будет выдана цифра 7.

Поразрядно выданные на выходах аналогоцифровых преобразователей цифры представляют в совокупности искомую сумму.

Вследствие того что разность между смежными напряжениями-аналогами цифр довольно значительная, то к элементам устройства не требуется предъявлять особые требования, так как погрешности в предлагаемом устройстве не проявляются.

Предмет изобретения

1. Цифро-аналоговое устройство для суммирования нескольких многоразрядных чисел, представленных двоично-десятичным кодом, содержащее разрядные цифро-аналоговые преобразователи, операционные усилители и аналого-цифровые преобразователи, отличающееся тем, что, с целью увеличения числа одновременно складываемых чисел и повышения быстродействия, в нем разряды построены из трех групповых блоков, два из которых идентичны, причем выход цифро-аналогового преобразователя первого группового блока соединен со входом операционного усилителя этого же блока, к которому присоединен выход устройства передачи переполнения этого же блока, выход устройства передачи переполнения

15 го г5 зо

50 аналогичного блока соседнего младшего разряда, а выход операционного усилителя соединен с первым входом операционного усилителя третьего группового блока данного разряда и со входом логической схемы первого группового блока, первый выход которой соединен со входом устройства передачи переполнения данного группового разряда, второй выход соединен с соответствующим входом общей логической схемы устройства, а третий выход логической схемы группового блока соединен со входом аналогичной схемы соседнего старшего разряда, выход операционного усилителя третьего группового блока соединен со входом аналого-цифрового преобразователя и со входом логической схемы третьего группового блока, первый выход которой соединен со входом идентичной логической схемы соседнего старшего разряда, а второй выход соединен с первым входом устройства передачи переполнения третьего группового блока, второй вход которого соединен с соответствующим выходом общей логической схемы устройства, выход устройства передачи переполнения соединен со входом операционного усилителя третьего группового блока.

2. Устройство по п. 1, отличающееся тем, что, с целью повышения быстродействия, в нем логическая схема каждого k-ro группового блока снабжена двумя нуль-органами, подключенными к выходу операционного усилителя, выход первого нуль-органа соединен с первыми входами схем совпадения логической схемы соседнего младшего разряда, вторыми входами и — 1 схем совпадения логической схемы данного разряда и соединен с третьим ,входом первой схемы совпадения соседнего старшего разряда, выход второго нуль-органа соединен с первым входом первой собирательной схемы данного разряда и со вторыми входами k-ых схем совпадения всех старших разрядов, выходы схем совпадения k-го разряда соединены со входами второй собирательной схемы логической схемы k-ro разряда, выход которой соединен со вторым входом первой собирательной схемы логической схемы соседнего старшего разряда, выход первой со,бирательной схемы логической схемы k-го разряда соединен со входом узла передачи переполнения k-го разряда.