Патент ссср 264000

 

264000

ОПИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт, свидетельства №вЂ”

Заявлено 05.V.1968 (№ 1238406/18-24) К ч 42птз 7/50 с присоединением заявки №вЂ”

Комитет по делам изобретений и открытий при Совете Министров

СССР

МПК G 06f

УДК 681.325.54 (088.8) приоритет

Опубликовано 10.ll.1970. Бюллетень ¹ 8

Дата опубликования описания 4ХI.1970

С. М. Голик и Ю. Т, Чигирин

Авторы изобретения

Заявитель

СУММАТОР С ВРЕМЯ-ИМПУЛЬСНЪ|М ПРЕДСТАВЛЕНИЕМ ЧИСЕЛ

Изобретение относится к области автоматики и вычислительной техники.

Известен сумм атор с время-,импульсным представлением чисел, содержащий хронот1рон, .логические схемы сдвига импульсов, триггеры, логические схемы «И», «ИЛИ»; сумма слага.-емых и переноса образуется в хронотроне за два такта сложения, если эта сумма превыша-ет основание системы счисления.

Предложенный сумматор отличается тем, что входы хронотрона соединены с шиной подачи первого слагаемого, с выходом схемы

«ИЛИ» и с цепью импульса запуска, а выходы хронотрона — со входами компаратора и схем

«И», причем с емы «И» соединены по входам также с шиной подачи второго слагаемого и с цепью тактирующей частоты, а выходы этих схем соединены со входами схемы

-«HJTH», соединенной по входу также с выходом заторможенного блокинг-генератора, вход которого соединен с выходом компаратора.

Это позволяет упростить схему сумматора и повысить его быстродействие.

На чертеже показана схема .описываемого изуми втор а.

Он содержит хронотрон 1 с управляющим выходом 2, выходом 8 длительности импульсов

-числа и выходом 4 дополнения числа до основания системы счисления; компаратор 5; цепь

::б тактирующей частоты; входы 7 и 8 подачи второго слагаемого на схемы «И»; схемы «И»

9 и 10; выходы 11 и 12 со т-хем «И»; входы И импульса переноса от младшего разряда импульса установки хронотрона в «О» по цепи

5 обратной связи; схему «ИЛИ» 14 с выходом

15, заторможенный . блокинг-генератор 1б < выходом 17 импульса переноса в старший разряд; шины подачи первого слагаемого 18 н второго слагаемого.19; цепь 20 импульсо запуска хронотрона. и Сумматор работает следующим образом.

Если первое слагаемое а равно О, а второ( слагаемое в больше О, (при основании систе мы счисления, равном, например, 10), то нвыходе 8 хронотрона I импульс отсутствует

15 а с выхода 4 импульс дополнения числа а дс основания системы счисления поступает н; вход схемы «И» 10. На вход 7 этой схемы I вход 8 схемы «И» 9 идет второе слагаемое

На входы схем «И» 9 и 10 поступают такти рующие импульсы.

С выхода 12 схемы «И» 10 импульсы в кп личестве, равном в, последовательно постуиа ют на схему «ИЛИ» 14 и затем через выхо:

15 схемы — на хронотрон 1. Управляющи

25 потенциал на выходе 2 хронотрона 1 мал поэтому компаратор 5 не срабатывает, и им пульс переноса в старший разряд отсутствует

Слагаемое в записано в хронотроне.

ЗС Если первое слагаемое а и второе слагае

264000

Составитель В. В. Игнатушенко

Редактор Н. Л. Корченко Техред А. А, Камышникова Корректор С, А. Кузовенкова

Заказ 2452 Тираж 500 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Загорская типография мое в больше О, но сумма их меньше основания системы счисления, то с выхода 3 хронотрона 1 импульс числа а поступает на вход схемы «И» 9, а импульсы со схемы «И» 9 че-, рез схему «ИЛИ» 14 — на хронотрон 1. При этом изменение длительности импульса на хронотроне по мере поступления признака численных значений слагаемых, независимо от значения слагаемого а (кроме О), обеспечивает прохождение импульсов с выхода 11 схемы

«И» 9 в количестве, равном числу в, а следовательно сумма чисел а и в будет записана в хронотроне 1.

Если сумма слагаемого а и b больше основания системы счисления, то в момент, когда суммарная длительность импульса, сформированного в хронотроне 1, соответствует основанию системы счисления, на входе компаратора 5 управляющий потенциал с хронотрона 1. будет выше порога срабатывания. Тогда срабатывает компаратор 5 и заторможенный блокинг-генератор 1б формирует импульс переноса в старший разряд. Этим же импульсом хронотрон через схему «ИЛИ» 14 устанавливается в О. Дальнейшая работа сумматора анало-гична рассмотренному случаю, -когда а=О, b) O.

5 Предмет изобретения

Сумматор с время-импульсным представлением чисел, содержащий хронотрон, компаратор, заторможенный блокинг-генератор, логи10 ческие схемы «И» и «ИЛИ», отличающийся тем, что, с целью упрощения схемы и повышения быстродействия, входы хронотрона соединены с шиной подачи первого слагаемого, с выходом схемы «ИЛИ» и с цепью импульсов запуска, а выходы хронотрона соединены со входами компаратора и схем «И», причем схемы «И» соединены по входам также с шиной подачи второго слагаемого и с цепью тактирующей частоты, а выходы этих схем

20 соединены со входами схемы «ИЛИ», соеди-:" ненной по входу также с выходом заторможенного блокинг-генератора, вход которого. соединен с выходом компаратора,

Патент ссср 264000 Патент ссср 264000 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх