Устройство для суммирования чисел

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2Q252

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 29.111.1968 (№ 1227974/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 26.V111.1969. Бюллетень ¹ 27

Дата опубликования описания 4.11.1970

Кл, 42тпз, 7/385

МПК G 06f

УДК 681.325,54 (088.8) Комитет ио делам изобретений и открытий при Совете Министров

СССР

Автор изобретения

В. И. Дудников

Заявитель

УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ ЧИСЕЛ

П|редлагаемое устройство относится к ооласти автоматики и,вычислительной техники и может быть применено в специализированных,вычислительных устройствах.

Известны устройства для суммирования чисел комбинационного типа, построенные на полусумматорах и с регистром для хранения результата операции.

В комбинационных сумматорах имеется функциональная зависимость результата операции от изменения з начаний чисел на входе.

Для запоминания результата операции на необходимый период времени требуется дополнительный элемент — триггер и дополнительное время для записи результата в этот триггер.

Предлагаемое устройство отличается тем, что в каждый разряд устройства введен допол нительный полусумматор, первые входы схем «И» которого соединены с прямым и инверсным выходами полусумматора частичной суммы, вторые входы схем «И» соединены с шинами прямого и инверсного кодов переноса предыдущего разряда, третьи входы схем

«И» соединены с управляющей шиной, а выход полусумматора соединен со входом схемы

«ИЛИ» полусумматора результата, выход которого соединен со входом схемы «ИЛИ» допол н ительного,полусум м а тор а.

Цель изобретения — запоминание результата операции непосредсгвенно на устройстве суммирования и совмещения времени сложения с временем записи результата операции.

Функциональная схема одного разряда комбинационного сумматора с запоминанием результата операции изображена на чертеже.

Комбинационный сумматор сосгоит,из трех полусумматоров. Первый полусумматор со10 стоит из элементов 1 4, второй полусумматор — из элементов 5 — 8, а третий — из элементов 9 — 18.

Положительная обратная связь между пер15 вым и вторым .полусумматорами осуществляется путем соединения выхода инвертора

4, первого полусумвтатора .со входом схемы

«ИЛИ» (инвергора 7) второго полусуммагора и соедпненпем выхода инвертора 7 со входом

20 схемы «ИЛИ» 3 первого:полусумматора. На входы схем «И» 1 и 2, 5 и б первого и второго полусумматоров подаются управляющий сигнал, перенос из младшего разряда и поразрядная сумма. На входы .схем «И» 9 и 10

25 третьего полусумматора подаются исходные числа данного разряда.

При поступлении на вход комбинационного сумматора чисел элементами третьего полу30 сумматора 9 — 11 и 18 вырабатываегся по251252 разрядная сумма двух чисел согласно уравнению:

Si = AcBi + AiB» где 5 — поразрядная сумма чисел

i-того разряда;

А, В, А; B — прямые и инверсные коды чисел 1-того разряда.

Одновременно с поступлением чисел должен быть подан управляющий сигнал У, длительность которого должна быть равна времени переходных процессов во,всех i .разрядах устройства.

Полусумматор, состоящий из элементов

5 — 8, вырабатывает полную сумму чисел согласно уравнению:

St SHIIT,,+З, le „ где Пг i; ITr > — перенос и инверсия переноса (i — 1)-того разряда;

S — полная сумма чисел i òîãî разряда.

Полусумматор, состоящий из элементов

1 — 4, вырабатывает инверсию полной суммы чисел согласно уравнению:

5, = S>ITg i+ 5 сПi i где Sg — инверсия полной суммы чисел -того разряда. Элементами 9, 14 — 1б вырабатывается перенос и инверсия переноса в старший разряд, Первый и второй полусумматоры, охваченные положительной обратной связью, образуют хранящий элемент — триггер. В момент подачи управляющего сигнала У, элементы 1 и 2, 5 и 6 полусумматоров открываются и участвуют в выработке полной суммы и ее инвер сии, в .результате чего на выходе и нвертора 4 образуется значение напряжения, соответствующее, инверсии полной суммы чисел, а на выходе и нвертора 8 — значение напряжения, соответствующее полной сумме чисел.

После снятия управляющего сигнала У элементы 1 и 2, 5 и б закрываются, а на выходе инверторов 4 и 8 за счет положительной обрат ной связи между полусумматорами сохранятся установившиеся значения напряжений, 10 т. е..в данном разряде зафиксируется результат операции.

По следующие изменения значений чисел на входе комбинационного сумматора не будут влиять на результат операции до очередной

1> подачи управляющего сигнала.

Предмет изобретения

Устройство для суммирования чисел комби2О национного типа, содержащее два полусумматора,и логическую схему выработки сигнала переноса, отличающееся тем, что, с целью осуществления,запоминания результата операции непосредствен но на устройстве суммиро25 вания и совмещевия времени сложения с временем запяси результата операции, в каждый разряд устройства введен дополнительный полусумматор, первые входы схем «И» которого соединены с,прямым,и и нверсным выхоЗО дами полусумматора частичной суммы, вторые входы схем «И» соединены с шинами прямого и инверсного кодов переноса предыдущего разряда, третьи входы схем «И» соединены с управляющей шиной, а выход полу35 сумматора соединен со входом схемы «ИЛИ» пол усумм атора результата, выход которого соединен со входом схемы «ИЛИ» дополнительного полусумматора.

Составитель М. И. Аршавский

Редактор Б. С. Нанкина Техред Л. Я. Левина

Корректор С. М. Сигал

Заказ 3927/6 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2