Параллельный двоичный сумматор с одновременным переносом

 

ОП ИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

260964

Юомз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Кл. 42m3, 7/50

Заявлено 20.V.1967 (№ 1162623/26-24) с присоединением заявки №

Приоритет

Опубликовано 06Л.1970. Бюллетень № 4

Дата опубликования описания 7Х.1970

МПК б 06f

УДК 681.325.54 (088.8) Комитет оо делам изоЯретениЯ N открытий лри Совете Министров

СССР

А|втор изобретения

М. P. Алескер

Заявитель

ПАРАЛЛЕЛЬНЫЙ ДВОИЧНЫЙ СУММАТОР

С ОДНОВРЕМЕННЫМ ПEPЕНОСОМ Предложенный сумматор может быть и слользован при .построении цифровых вычислительных м а шеи.

Двоичные сумматоры с одновременным переносом известны.

Предложенный параллельный двоичный сумматор с о дновременным переносом .содержит в каждом раз ряде триггеры слагаемых, элементы И, элементы ИЛИ, венпили и два тр ансформ атор а с тремя обмотками: входной, выходной и короч;козамкнутой, общей для всех разрядов. Отличается он тем, что четыре выхода двух триггеров слагаемых соединены во в сех возможных комбинациях со входами четырех элементов И, выходы двух из которых, соответствующие значению суммы «0», соединены с двумя входами первого элемента

ИЛИ и с первыми входами пято|го и шестого элементов И, вторые входы которых связаны с общей тактовой шинной «Сложение». Выходы элементов И соеди нены;с соответствующими

Входным и обмотками двух трансформато1ров в старшем разряде, а выход первого элемента

ИЛИ соединен с разрешающими;входами двух вентилей и первыми входами седьмого и восьмото элементов И. Входы вентилей соединены с общими короткозамкнутыми обмотками двух транеформаторов в,данном разряде, а выходы связаны с общей |шиной. Выходы третьего и четвертого элементов И, .соответствующ ие значению суммы «1», соединены со входами второго элемента ИЛИ, выход которого связан с первыми входами девятого и десятого элементов И. Вторые входы седьмого и десятого элементов И соединены с выходной обмоткой первого трансформатора, входная обмотка которого связана с шиной передачи

«О» — переноса из мл адшего р азряд а, а вторые входы восьмого я девятого элементов И соединены с выходной обмоткой второго трансформатора, входная обмотка которого связана с шиной передачи «1» — переноса из младшего разряда. Выходы седьмого и девятого элементов И соединены со входами третьего

15 элемента ИЛИ, |выход которого связан с выходной клеммой «О» суммы в данном разряде, а выходы восьмого IH десятого элементов

И соединены со входами четвертого элемента

ИЛИ, выход которого связан с выходной клем20 мой «1» суммы в данном разряде.

Сумматор снабжен «линией разбиения» слагаемых на группы, которая выполнена на тр аноформ атор ах с двумя короткоз амкнутыми обмотками, что позволяет ускорить сложение

25 и, сделать его практически не зависящим от числ а р аз.рядов.

Схема устройства для m-ro разряда изображена на чертеже.

Сумматор содержит триггеры слагаемых

30 Тг1 и Тго, элементы И1 — Иго, элементы

260964

15

ИЛИ,— ИЛИ, вентили Br и Â, трансформаторы Тро и Тр1, каждый с тремя обмотка ми.

М вЂ” входной, L —; Np u Nr — общими, которые последователыно проживают трансформаторы всех разрядо в сумматора Тро и Тр1 соответственно и замыкаются накоротко, iHмея общую земляную точку (точки а IH г). Вентили BI и В одноти пны; возможный вариант их принципиальной схемы изображен на выноске чертежа. При подаче в точки А н Б управляющих, потенциалов «+» .и « — » соответственно вентиль накоротко замыкает участками обмотки (N и N").

В предлагаемом сумматоре сложен не осуществляется после разбиения разрядов слагаемых с помощью управляемых короткозамкнутых обмоток Np и Ф1 на группы 1-го и 2-го рода так, что группы завершают .в первые |встрети вшийся в них разряд с комбинацией цифр либо, . Младший разряд .в|ключают в группу 1-Iro рода, если сумматор работает без циклического переноса из старшего разряда в младший. Группа 1-го рода начинается разрядом, .стоящим непосредственно сле ва от разряда с:комбинацией,, группа второго рода — разрядом, стоящим непосредственно слева от разряда с комбинацией, .

Затем внутри групп происходит сложение поразрядно и параллельно во всех разрядах, без переносов, mo правилу сложения,по модулю 2 или его инверсиями,в,группах 1 и 2-го рода соответственно.

Сигналы переноса в группы 1-го рода, т. е, сигналы, определяющие сложение по модулю

2,,поступают во все разряды группы с выходных обмоток 1 трансформаторов Тр, а сигналы, определяющие правило сложения (ин версия сложения по модулю 2) в группах 2-ro рода, поступают во все разряды групп 2-го рода с выходных обмоток L трансформаторов

Тр,.

Работает устройство следующим образом.

Сигналы с триггеров слагаемых Тг, и Тг каждого разряда одновременно IrrocTупают на схемы И,— Hp каждого разряда и далее на схемы ИЛИ и ИЛИ, на выходе которых образуются сигналы суммы по модулю 2 («0»Zm2 ил и «1»Хи2). При этом, если,в данном ра зряде и образовался сигнал «0»2;т2, вентили BI и Вр данного разряда, открываясь, замыкают точки б и в обмоток Np u NI на землю. Этот процесс может происходить одно. временно IBO всех раз рядах сумматора. Тем самым параллельно и одновременно обмотки

Уо и Nr разб и ваются на участки, соответствующие,группам 1 и 2-го рода. При .поступлении сигнала на шину «сложение» в тех разрядах, в которых сла|гаемые .содержат,комбинации, со схемы И на обО мотку М трансформ атор à Трр следующего р азряда .поступает сигнал «О» безусловного переноса. При этом во всех закороченных участках обмотки Np, в которые поступил оигнал

Зо

55 б0

«О» безусловного переноса, наводится эд.с. и протекает ток. Изменение магнитного потока на водит эд.с. в выходных обмотках L трансформаторов Тро, пронизанных закороченными участками обмотки Np. Сигнал с обмотки трансформатора Тро Определенного разряда («О» переноса), определяющий сумми рование,по модулю 2, поступает,в атот же разряд, а на выходе схем ИЛИЗ и ИЛИ4 образуются сигналы окончательной суммы в данном разряде («0»Z или «1»Z). Таким образом формируются окончательные суммы в группах 1-,го рода. Аналогично пар аллелыно и одновременно с формированием сумм .в группах 1-го рода происходит формирование сумм в группах 2-ro рода с той лишь разницей, что в этом формировании участвуют схемы И1 (выработка по сигналу «сложение» «1» безусловного переноса, определяющему правило сложения в Irpyrrrrax 2-ro рода), трансформаторы Тр| и обмотка N>.

Предмет изобретения

Параллельный:двоичный сумматор с одновременным переносом, содержащий в каждом разряде триггеры, слагаемых, элементы И, элементы ИЛИ,,вентили и два трансформатора с тремя обмоткам|и: входной, выходной и короткозамкнутой, общей для всех разрядов, отличающийся тем, что, с целью повышения быстродействия, |четыре выхода двух триггеров слагавмых соединены в различных комбина циях со входами четырех элементов И, выходы двух из которых, соответствующие значению суммы «О», соединены с двумя IBxoдами первого элемента ИЛИ и с,первыми входами пятого и шестого элементов И, вторые входы которых связаны с общей тактовой шиной «Сложение», причем выходы элементов И соединены с соответствующими входными обмотками двух трансформаторов в старшем разряде, а выход первого элемента ИЛИ соединен с разрешающими входам и двух вентилей и первыми входами,ссдьмого и iBocbмоro элементов И; входы вен-плей соединены с общими короткозамкнутыми обмотками двух трансформаторов в данном разряде, а выходы связаны с общей шиной; выходы третьего и четвертого элементов И, соответствующие значению суммы «1», соединены со входами второго элемента ИЛИ, выход которого связан ic первыми .входами девятого и десятого элементов И, причем вторые входы седьмого и десятого элементов И соединены с выходной обмоткой первого трансформатора, входная обмотка которого связана с |шиной передачи

«О» — переноса .из младшего разряда, а вторые входы восьмого .и девято го элементов И соединены с выходной обмоткой второго трансформатора, входная обмотка которого связана с шиной передачи «1» — 1переноса из младшего разряда; выходы седьмого и девятого элементов И соединены со входами

260964

Трпнщорвг, поры трра егп(л - р1 ра арцрма

Г ры 1-го раджа

Составитель Б. С. Шкрабов

Рсзактор Б. Б. Федотов Техред Л. Я. Левина Корректор Л. В. Юшина

Заказ 1032!18 Тираж 500 Подписное

Ц11ИИПИ 1(омитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2 третьего элемента ИЛИ, выход которого связан с выходной клеммой «0» суммы в данном разряде, а .выходы восьмого и десятого элементов И соединены со входами четвертого элемента ИЛИ, выход которого, связан с выходной клеммой «1» суммы IB данном разряде.

Параллельный двоичный сумматор с одновременным переносом Параллельный двоичный сумматор с одновременным переносом Параллельный двоичный сумматор с одновременным переносом 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх