Магнитный аналоговый элемент памяти

 

Оп ИСА НИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ!

)!) 435564

СОю2 СОаетских

Социалистимеских

Реслублик (61) Зависимое от авт. свидетельства (22) Заявлено 08.02.73 (21) 1882050/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 05.07.74. Бюллетень № 25

Дата опубликования описания 14.11.74 (51) М. Кл. G 11с 27/00

Гасударственный комите

Совета Министров СССР па делам изооретений и открытий (53) УДК 681.327.66 (088.8) (72) Авторы изобретения

В. М. Сидоров и Г. И. Семушенков

Новосибирский электротехнический институт (71) Заявитель (54) МАГНИТНЫЙ АНАЛОГОВЫЙ ЭЛЕМЕНТ ПАМЯТИ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении аналоговых запоминающих устройств временных функций напряжения.

Известен магнитный аналоговый элемент памяти, содержащ ий трансфлюксоры, прошитые обмотками записи, установки считывания, строба записи и дифференциально включенными выходными обмотками.

Недостатком известного элемента является то, что характеристика записи информации нереверсивна, т. е. обеспечивается запись сигналов только одной полярности. При этом для хранения информации используется только один трансфлюксор, второй служит лишь для компенсации начального смещения.

Целью изобретения является расширение области применения элемента памяти.

Это достигается тем, что элемент содержит два стабилитрона, разноименные электроды которых соединены с одной входной клеммой устройства, а другие разноименные электроды подключены к другой входной клемме устройства через включенные встречно стабилитронам диоды и соответствующие обмотки записи. !

Принципиальная схема предложенного элемента памяти изображена на чертеже.

Элемент содержит два двухотверстных трансфлюксора 1, большие отверстия которых прошиты обмоткам|и установки 2, строба записи 3, а малые отверстия — обмотками счи5 тыван ия 4 и дифференциально включенными выходными обмотками 5. Обмотка записи 6 первого трансфлюксора соединена своим концом с одной входной клеммой элемента памяти, а началом через встречно включенные

10 диод 7 и стабилитрон 8 с другой входной клеммой элемента памяти. Обмотка записи 9 второго трансфлюксора соединена началом с той же входной клеммой, что и конец обмотки записи 6, а концом — через встречно вклю15 ченные диод 10 и стабилитрон 11 с той же входной клеммой, что и начало обмотки записи 6. При этом начало обмотки записи 6 соединено с анодом диода 7, а конец обмотки записи 9 — с концом диода 10, соответствен20 но. К одной входной клемме присоединены анод стабилитрона 8 и катод стабилитрона 11.

В процессе работы импульсами тока установки через обмотку 2 оба трансфлюксора

25 устанавливаются в состояние насыщения, соответствующее максимальному значению остаточного потока — Ф„, и блокируются. Пр и подаче в обмотку 3 импульса строба записи оба диода открываются, стабилитроны проби30 ваются и, если записываемое напряжение рав435564

Составитель Г. Семушенков

Тсхрсд О. Вешкина Корректор Т. Добровольская

Редактор Г. Кузьмина

Заказ 3101/16 Изд. № 992 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий

Москва, Ж-35, Раушская наб., д. 4)5

Типография, пр. Сапунова, 2 но нулю, в обоих трансфлюксорах устанавливается значение потока

moo= — e,+- ", 6,9 где Uc — напряжение стабилизации стабилитрона; т — длительность импульса тока строба;

Р в,з — число витков каждой из обмоток записи. с

При этом Ф,= „, в этом случае при

6,9

Ух=О в обоих трансфлюксорах установится значение потока, соответствующее середине рабочего диапазона. Поскольку выходная обмотка 5 трансфлюксоров включена по дифференциальной схеме, среднее значение выходного напряжения на основной частоте будет равно нулю. Если записываемое напряжение конечно и равно +С (плюсом источник входного напряжения подключен к стабилитронам), то в первом трансфлюксоре после подачи в обмотку 3 импульса строба записи знаЦ„т чение потока будет равно Фс+ ", а во

11 в бх:С втором трансфлюксоре Фс — — " . Тогда вы11 9 ходное напряжение на обмотке 5 будет пропорционально 2Uxò. При отр ицательном значении входного напряжения последнее на вы. ходе также меняет полярность. Необходимо отметить, что для нормальной работы элемен

Та ПаМЯТИ НЕобХОДИМО, ЧТОбЫ хитах (Uc

Таким образом, предлагаеммый элемент памяти позволяет осуществить запись знакопеременного входного сигнала при незначительном усложнении элемента, так как при использовании его в запоминающих устройствах

Т0 временных функций напряжения стабилитроны являются общими для всех элементов памяти.

Предмет изобретения

Магнитный аналоговый элемент памяти, содержащий два двухотверстных трансфлюксора, большие отверстия которых прошиты обмотками записи, установки и строба записи, 20 а малые отверстия — обмотками считывания и дифференциально включенными выходными обмоткам и, о тл и ч а ю щи и ся тем, что, с целью расширения области применения, он содержит два стабилитрона, разноименные

25 электроды которых соединены с одной входной клеммой устройства, а другие разноименные электроды подключены к другой входной клемме устройства через включенные встречно стабилитронам диоды и соответствующие

30 обмотки записи. 1 /

Магнитный аналоговый элемент памяти Магнитный аналоговый элемент памяти 

 

Похожие патенты:

Резервированный сдвиговый регистр1изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.с целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки. каждая ячейка содержит трехпороговый и однопороговый логические элементы, имеющие общий входной диодно-резисторный линейный сумматор, выходы которых объединены, через схему «и» соединены с двумя управляющими входами ячейки и подключены к двум входам линейного сумматора.на фиг. 1 дана структурная схема резервированного сдвигового регистра; на фиг. 2 — принципиальная схема элементарной ячейки.резервированный сдвиговый регистр содержит три канала. первый канал включает ячейки 1 и 2, второй — ячейки 3 и 4, третий — ячейки 5 и 6. первый, второй и третий каналы 5 содержат по три управляющие щины 7—9, 10—12 и 13—15 соответственно. на шины первого, второго и третьего каналов соответственно подаются управляющие сигналы л№, 5 // 423175
Изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.Известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».Однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.С целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки
Наверх