Патент ссср 424165

 

(1 1) 424I65

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 02.11.72 (21) 1845276/18-24 (51) М. Кл. 6 06g 7/18

G 11с 27/00 с присоединением заявки ¹ (32) Приоритет

Опубликовано 15.04.74. Бюл.петень J¹ 14

Дата опубликования описания 11.09.74

Государственный иомитет

Совета Министров СССР

Ао делам иэооретений и атирытий (53) УД К 681.335 (088.8) (72) Авторы изобретения

А. С. Закиров, И. В. Корелов, Б. И. Ланцман, В. Г. Лесков, Н. М, Фомин и В. Е. Розенблюм (71) Заявитель фвцд м и.f!":")3

ИНТЕГРАТОР С ЗАПОМИНАНИЕМ

Известны интеграторы с запоминанием, содержащие операционный усилитель с иктегриру ющим конденсатором в цепи отрицательной обратной связи и коммутирующее устройспво, подключенное ко входу операционного усилителя.

Известные устройства отличаются ограниченным временем хранения результата интегрирования.

В предлагаемом интеграторе указанный недостаток устраняется тем, что он дополнительно содержит преобразователь напряжения в периодическую зкакопеременную функцию, вход которого соединен с выходом операционного усилителя, а выход через коммутирующее устройство — со входом операционного усилителя.

На чертеже изображена схема предлагаемого устройства.

Интегратор с запоминанием состоит из операционного усилителя 1, интегрирующего кондексатора 2, включенного в цепь обратной связи усилителя 1, коммутирующего устройства 3 и преобразователя 4 сигнала в периодическую зкакопеременную функцию. Выход операционного усилителя соединен со входом преобразователя 4, а выход преобразователя через нормально разомкнутый контакт коммутирующего устройства 3 — со входом oneрациониого усилителя. Вход интегратора соединен со входом операционного усилителя 1 через 1!Ормалъко замкнуTbII(контакт коммутирующего устройства 3. Выход усилителя слу5 жит выходом интегратора.

Предлагаемое устройство работает следующим образом.

В режиме интегрирования входно)" скгкал

10 поступает на вход усилителя 1 и интегрируется. При этом на выходе преобразователя 4 сигнал U, изменлегсл периодически в зависимости от измене)п)я сигнала U„,, на выходе операционного усилителя 1. Форма функции (/„=/((/„,,,) может быть произвольной. Крутизна U„ B узловых точках определяет устойчивость движения замкнутого интегратора относителbíо нулевой точки, По команде «Память» коммутирующее устройство разрывает

20 цепь входного сигнала и соед)шяет выход преобразователя 4 со входом усилителя 1.

Напрлж кие U„,,„-, запомненное конденсатором 2, изменяется до значения, соотвегству)ощего ближайшему из узлов функции

25 =f(U„,, ). Это значение сохраняется независимо от времени, так как крп изменениях

Uq,,,- относительно узлового значенnÿ nà выходе преобразователя 4 появляется сигнал соответствующей полярности, заставлл.ощпй

ЗО U,Ä изменяться до значения, прп котором

424165

Предмет изобретения

ЯхоЯ

Составитель В. Самсонов

Техред Т. Курилко

Корректор О. Усова

Редактор Б. 14анкина

Заказ 2799/15 Изд. № 1471 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4!5

Типография, пр. Сапунова, 2

1-1 =О, т. е. в узловую точку. Таким образом, достигается увеличение времени хранения информации с заданной погрешностью.

К преобразователю 4 предъявляются следующие основные требования: — число периодов (/„укладывающихся па интервале 0 — U»,x,„, должно быть не менее допустимой относительной ошибки интегратора в режиме памяти. Так, при погрешности хранения бхр — — 0,01 U, „, число периодов U должно быть не менее 100; — амплитудное значение У„должно быть больше вероятного смещения нуля операционного усилителя 1, приведе1шого к его входу.

Интегратор с запоминанием, содержащий операционный усилитель с интегрирующим конденсатором в цепи отрицательной обратной связи и коммутирующее устройство, подключенное ко входу операционного усилителя, отличающийся тем, что, с целью увеличения времени храпения результата интегрирования, он дополнительно содержит преобразователь напряжения в периодическую зпакопеременную функцию, вход которого соединен с выходом операционного усилителя, а выход через коммутирующее устройство — со входом операционного усили1ЕЛЯ.

Патент ссср 424165 Патент ссср 424165 

 

Похожие патенты:

Резервированный сдвиговый регистр1изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.с целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки. каждая ячейка содержит трехпороговый и однопороговый логические элементы, имеющие общий входной диодно-резисторный линейный сумматор, выходы которых объединены, через схему «и» соединены с двумя управляющими входами ячейки и подключены к двум входам линейного сумматора.на фиг. 1 дана структурная схема резервированного сдвигового регистра; на фиг. 2 — принципиальная схема элементарной ячейки.резервированный сдвиговый регистр содержит три канала. первый канал включает ячейки 1 и 2, второй — ячейки 3 и 4, третий — ячейки 5 и 6. первый, второй и третий каналы 5 содержат по три управляющие щины 7—9, 10—12 и 13—15 соответственно. на шины первого, второго и третьего каналов соответственно подаются управляющие сигналы л№, 5 // 423175
Изобретение относится к логическим устройствам, применяемым в вычислительной технике и автоматике, в частности к сдвиговым регистрам, имеющим повышенную надежность.Известны резервированные сдвиговые регистры, состоящие из трех идентичных каналов, содержащих элементарные ячейки, число которых в каждом канале равно разрядности регистра, связанные между собой на уровне отдельных разрядов по известному принципу связи «всех со всеми».Однако в таких регистрах исправление ошибок проводится на уровне отдельных разрядов регистра и оказывается недостаточно эффективным.С целью увеличения быстродействия и надежности устройства в предложенном регистре в качестве элементарных ячеек использованы элементы, совмещающие функции исправления входных одиночных ощибок любого типа, запоминания и задержки

Изобретение относится к электроизмерительной технике, в частности к устройствам для выборки и хранения мгновенных значений аналогового напряжения

Изобретение относится к электроизмерительной технике, в частности к устройствам для формирования выборок мгновенного значения напряжения

Изобретение относится к контуру дискретного считывания аналогового сигнала, именуемого семплирующим контуром

Изобретение относится к области аналого-цифровой микроэлектроники, более конкретно к аналого-цифровым интегральным полупроводниковым схемам, и может быть использовано в системах измерительной техники для преобразования аналоговых сигналов в цифровую форму

Изобретение относится к проверке данных, в частности к объекту заголовка файла данных

Изобретение относится к автоматике и измерительной технике и может быть использовано в аналого-цифровых системах обработки сигналов

Изобретение относится к автоматике и измерительной технике и может быть использовано в аналого-цифровых системах обработки сигналов

Изобретение относится к электронике для измерения характеристик высокоскоростных сигналов, которые применяются в цифровых регистраторах быстропротекающих процессов и радиолокационных приемниках

Изобретение относится к контрольно-измерительной технике и может быть использовано в приборах для обработки или преобразования аналоговой информации
Наверх