Аналоговое запоминающее устройство

!!!! 430445

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Соцналистнческих

Реслублик (61) Зависимое от авт. свидетельства— (22) Заявлено 13.07.72 (21) 1812316/18-24 с присоединением заявки ¹â€” (32) Приоритет—

Опубликовано 30.05,74. Б!оллетен!, М 20 (51) М. Кл. G 11с 27/00

Государственный комитет

Сввета Министров СССР ао делам иаобретекий и открытий (53) УДК 681.327.66 (088.8) Дата о!!уоликования описания 16.01.75 (72) Авторы изобретения

В. И. Александрин, Ю. Н, Киселев и Е. Н. Саладаев

Горьковский политехнический институт им. А. А. Жданова (71) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНА10ЩЕЕ УСТРОЙСТВО

Изобретение относится к ооласти измерительной цифровой и вычислительной аналогоцифровой техники и может быть использовано в преобразователях напряжение †к с быстродействием 10в — 10 пр/сек.

Известно аналоговое запоминающее устройство, содержащее запоминающую емкость и мостовую схему переключателя напряжения.

Однако такое устройство имеет недостаточную точность, и кроме того, для него необходим мощный управляющий сигнал.

Цель изобретения — повышение помехозащищенности и точности запоминания.

Это достигается путем подключения последовательно соединенных запоминающих конденсаторов, включенных в одну из диагоналей моста, образованного четырьмя транзисторами, между попарно подключенными коллекторами этих транзисторов, к входам соответствующих эмиттерных повторителей, выходы которых соединены с соответствующими входами пассивных суммирующих цепей, другие входы которых подключены к входным клеммам устройства, а выходы соединены с базами транзисторов, образующих мост, включения в другую диагональ моста управляющего транзистора, база которого соединена с источником импульсов опроса, и подклю2 ченпя общих оокладок запоминающих конденсаторов к шине нулевого потенционала.

На чертеже показана принципиальная схема предлагаемого устройства.

Запоминающие емкости С! и С2 включены в диагональ моста между зеатляной нпгной и попарно соед!шеннымн коллекторами грт!нзисторов Т,, Т, и Тз, Т,, образующих мостоВ1 !о схему, к которым подсоединены также о входы эмиттерных повторителей (базы транзисторов Т;, Тб). Выходы каждого из эмиттерных повторителей подсоединены к входам двух суммирующих пассивных цепей на сопротивлениях, другие входы которых подсое-! в дннены к источнику входного сигнала.

Выход эмиттерного повторителя на транзисторе Т; подключен к входу суммирующей пассивной цепи 1 (сопротивления R!, R., Яа), выход которой подсоединен к базе тран2ð зистора Т,, и к входу суммирующей пассивной цепи II (сопротивления Р!, Rs, R ), выход которой подсоединен к базе транзистора Т..

Выход эмиттерного повторителя па транзисторе Т, подключен к входу суммирующей

25 пассивной цепи I I I (сопротивления R-„Rs, Rq, выход которой подсоединен к базе транзистора Та, п к входу суммирующей пассивной цепи 1Ч (сопротивления R!o, Л!!, Рд), выход которой подсоединен к оазе транзистора 7 .!.

30 Змиттер и коллектор управляющего тран3 зистора Т> подкл«очень« к попарно объединенным эмиттерам транзисторов Т„Т, и Т>, Т, т. е, в диагональ моста, а база подключена к выходу источника импульсов записи. Сопротивления R» и R«4 включены между попарно об.ьединенными эмиттерами транзисторов, образующих мост, и выходами источников питания, В паузе между импульсами записи управляющий транзистор Т> открыт, транзисторы Т«„Т, Тз, Т4 закрыты, и напряжение на запоминающих емкостях остается постоянным.

При подаче импульса записи управляющий транзистор Т> закрывается, транзисторы Т«, Т, Т>, Т„открываются и начинается перезаряд запоминающих емкостей. Емкость С«заряжается разностью коллектор ных токов транзисторов Т, и Т2, а емкость С вЂ” раностью коллекторных токов транзисторов Тз, Т4. По достижении значением напряжения на емкостях значения входного напряжения коллекторный ток транзистора Т, становится равным коллекторному току транзистора Т2 и, следовательно, оказываются равными коллекторные токи транзисторов Тз и Т4. Токи через запоминающие емкости С«и С2 становятся равными нулю. По окончании импульса записи управляющий транзистор Т; открывается, транзисторы Т„Т2, Тз, Т4 закрывают430445 ся, и заряды «та запоминающих емкостях остаются постоянными.

За счет полной симметричности схемы и охвата отрицательной обратной связью схема имеет малую нестабильность и критичност« к помехам по питающим напряжениям.

Предмет изобретения

Аналогое запоминающее устройство, содержащее последовательно соединенные запоминающие конденсаторы, включенные в одну из диагоналей моста, образованного четырьмя транзисторами, между попарно соединенными коллекторами этих транзисторов, отличающееся тем, что, с целью повышения помехозащищенности и точности запоминания, попарно соединенные коллекторы указанных транзисторов подключены также к входам соответствующих эмиттерных повторителей, выходы эмиттерных повторителей соединены с соответствующими входами пассивных суммирующих цепей, другие входы которых подключены к входным клеммам устройства, а

25 выходы соединены с базами транзисторов, образующих мост; в другую диагональ моста включен управляющий транзистор, база которого соединена с источником импульсов опроса, а общие обкладки запоминающих конде « саторов подключены к шине нулевого потенциала, Составитель Е. Саладаев

Техред Г. Дворина

Редактор Т, Рыбалова

Корректор Н. Учакина

Заказ 5499 Изд, № 1б38 Тираж 591 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5МОТ, Загорский цех