Цепь переноса параллельного двоичногосумматора

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

432497

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 02.06.72 (21) 1791604/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 15.06.74. Бюллетень ¹ 22

Дата опубликования описания 01.11.74 (51) М. Кл. G 061 7/50

Государственный комитет

Совета Министров СССР аа делам изобретений ч аткрытий (53) УДК 681.325.55 (088,8) (72) Автор изобретения

В. Н. Овчинников (71) Заявитель (54) ЦЕПЬ ПЕРЕНОСА ПАРАЛЛЕЛЬНОГО ДВОИЧНОГО

СУММАТОРА

Предлагаемое устройство относится к вычислительной технике.

Известны цепи переноса параллельного двоичного сумматора. содержащие в каждом разряде схему «И» и транзистор, коллектор которого соединен с эмиттером транзистора последующего разряда, а эмиттер — с коллектором транзистора предыдущего разряда.

С целью упрощения цепи переноса двоичного сумматора база транзистора в каждом разряде соединена с выходом схемы отрицания дизьюнкции значения слагаемых, а дополнительный эмиттер — с выходом схемы

«И».

На чертеже приведена схема цепи переноса.

Она состоит из ключевого двухэмиттерного транзистора 1, коллектор которого соединен с эмиттером транзистора последующего разряда 2, а эмиттер — с коллектором транзистора предыдущего разряда 3, база транзистора в каждом разряде соединена с выходом схемы 4 отрицания дизъюнкции значения слагаемых, а дополнительный эмиттер — с выходом схемы «И» 6.

Цепь переноса работает следующим образом.

При подаче слагаемых А и В параллельным кодом, где логическая единица представлена нулевым уровнем потенциала, а логический нуль — положительным высоким уровнем, логическая схема 4 вырабатывает ток в базу транзистора 1, если в данном разряде слагаемых А и В есть хотя бы одна единица, логическая схема 6 формирует нулевой уровень

5 дополнительного эмиттера 5 только в случае единичного значения в данном разряде обоих слагаемых А и В. В результате»a выходе каждого разряда цепи переноса сигнал переноса формируется согласно выражению; эг = (Ма+ J i — i) (аю+ "т) = аА+

+ Р т(аД+ атЪ,).

Причем транзисторы 1 во всех разрядах возбуждаются одновременно, поэтому и сиг15 нал переноса во всех разрядах появляется одновременно с задержкой, определяемой быстродействием элементов цепи.

Предмет изобретения

20 Цепь переноса параллельного двоичного сумматора, содержащая в каждом разряде схему «И» и транзистор, коллектор которого соединен с эмиттером транзистора последующего разряда, а эмиттер — с коллектором

25 транзистора предыдущего разряда, отл и ч ающа яся тем, что, с целью упрощения, база транзистора в каждом разряде соединена с выходом схемы отрицания дизыонкцип значения слагаемых, а дополнитечьпый эмиттер—

30 с выходом схемы «И».

432497

Q4$ Р ад

i+7

Составитель В. Овчинников

Техред Jl. Богданова

Редактор Л. Цветкова

Корректор T. Гревцова

Типография, пр. Сапунова, 2

Заказ 2957/15 Изд. № 1737 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-З5, Раушская наб., д. 4, 5