Двоично-десятичный сумматор

! О П И С Н (и) 421007

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 28.03.72 (21) 1764028/18-24 (51) М. Кл. G 06f 7/385 с присоединением заявки (32) Приоритет

Опубликовано 25.03.74. Бюллетень ¹ 11

Дата опубликования описания 19.08.74

Государственный комитет

Совета Министров СССР по делом изооретений и открытий (53) УДК 681.325.5(088.8) (72) Авторы изобретения В. Г. Каган, Б. И. Акимов, Ю. Д. Бери, С. Л. Рояк и А. А. Хрычев

Новосибирский электротехнический институт (71) Заявитель (54) ДВОИЧНО-ДЕСЯТИЧНЫЙ СУММАТОР

И зобретение относится,к вычислительной технике и может быть исполызо вано!B специаJIlHçèðî!âàíHbIY fBbHHCJIHTPJIbHbIX машинах, например>,В цифровых системах программно го уп равлен.ия движением.

Известные дзои-IIHo-десятичные, сумматоры накапливающего ти па, содержащие двоичнодесятичные декады, соединенные между собой цепями пе(реноса, цепью циклического переноса и;имеющие внутри декад цепи коррекций, обладают огра ниченными фуHKIIHoíàëb!Hûxfè возгможностями.

В,предлагаемый сумматор,,с целью расширения функциональных возмож ностей,!B ка>кдую декаду дололн ительно,возведены триггер и схемы colBIIIappния, причем выходы лишний заде ржек каж дой декады сумматора соединены непосредственно с первой рруп пой схем совпадения, уп равляющие входы которых подключе|ны к ш ине сдвига влево, и через инверторы, за исключением выхода младшего разряда каждой декады, ко IBropoH группе,схем сопадеНия, у пр авляющие входы которых .подключены к ш ине сдвига влраво, выходы первой т)руппы схегм совпадения соеди|нены со входами одноименных двоичных р азрядо в данной декады сумматора, а,выходы Второй группы схем совпадения соединены со входами !HepBbfx трех младших раз рядо в да иной декады, !Bbfxo+bf линий задержек младшHx разрядов всех декад, кроме первой, If знакового,раз ряда соединены со ;входами одной и через инвертор другой схем .со впадения, входы которых подсоединены к шине сдвига вправо, а выходы, подключе5 ны соответственно к единичному и нулевому входам триггера данного разряда, единичный выход которого соединен со входами двух схем совпадения, вторые, входы которых подключены к шине кор рек1оии результата, а вы10 ходы соединены со!Bxoa(aif!H первого н третьего ра зрядов предыдущей младшей декады, выход

JIHtH!HH задержки младшего разряда каждой декады сумматора подключен через одну схему совпадения, другой вход которой соединен

15 с шиной сдвига вправо, инвертор и другую схему совпадения, управляющей вход которой соединен с шиной переноса младшей декады, к шине переноса собственной декады.

2о На чертеже представлена функциональная схема предлагаемого двоично-десятичного сумматора накапливающего типа, на котором можно осуществить реверсивный сдвиг.

Функциональная схема включает а двоично25 десятичных декад 1 сумматора с цепями пере,носа и цепью циклического переноса, элементы 2 задержки,,собирательные схемы 3, схемы

4 — 11 совпадения, ннверторы 12 — 14 и триггеры 15 с раздельными входами. Для осуществ3Q ления суммирования служат IBxo+bI 16 схем 4

421007

25 сов падения, вторые входы, которых объединяются по всесм декадам общей шиной 17.

Для сдвига iBJIBIBQ выход 18 каждого двоичного раз ряда декад сумматора,,включая знаковый, через элемент 2 задержки, схемы 5 совпаде ния .и "оби рательные,схемы 3 подключен на вход 19 этого же двоичного разряда декады сумматора. Входы 20 схем 5 совпадения объединены общей шиной 21.

Для сдвига впра во выход 18 каисдо го д воичното раз ряда декад 1,сумматора, .за и сключением младшего,двоичного раз ряда каждой декады, че ре з зле мент 2 задержки, инверто ры . 12, схемы б .со впадения и соби рательные схемы 3 подключен ко входу 19 предыдущего младшего двоичного разряда да н ной декады.

Входы 22 (cxcм б,сов падения и входы 23 IcooHрательных схем 3 объединяются общей шиной

24. Выход 18 младших разрядов каждой декады через элемент 2 заде р>кки, схемы 7 совпадения,,вторые входы которых объединены общей шиной 24, через инверторы 13 подключен ко входу схемы 8 совпадения, выход которой подключен,к ши не перено са собственной декады. Ко,входу 25 схемы 8 совпадения подкл1очена шина,пе реноса младшей декады.

Кроме того, выход 18 младшего разряда каждой декады, за исключением самой младшей, и выход 18 знакового разряда через элемент 2 задержки соединен со входом схемы 9 совпадения и через инвертор 14 — со входом схемы 10 совпадения. Вторые входы схем 9, 10 совпадения объединены между собой по всем декадам сумматора шиной 24. Выходы схем 9, 10 совпадения подключены к «единичному» и «нулевому» входам триггера 15. Выход 2б триггера 15 через схему 11 совпадения и собирательные схемы 3 соединен со входами

19 первого и третьего двоичных разрядов предыдущей мл адшей декады. Втор ые входы схем 11 совпадения объединены общей шиной 27 по всем декадам сумматора.

Устройство работает следующи м образом.

Суммирование осуществляется обычным

cI особом, В пер вый та кт на шину 17 поступает .сигнал сложения, у п равляющ ий процессом суммирова ния содержимого сумматора с значением слагаемого, поданного на .входы 1б су мматора. Во,второй такт на шину 28,поступает сигнал коррекции, осуще ствля1ощий,корре кци ю результата суммирования.

Сдвиг IBJIBBQ основан на том, что содс ржимое суммато ра складьпвается со своим,же зшачением, которое с выходов 18 каждого двоичното раз ряда сум матора подается íà входы 19 этих же разрядов. В результате в сумматоре получается удвоенное значение предыдущего содержимого суммато ра, т. е. осуществляется сдвиг влево на 1 двоичный разряд. Управление сдвигом влево осуществляется подачей сигнала iHB шину 2il с последующей ко р рекцией результата сигналом по.щи не 28. КоличестВО CrraeraiB ОПРЕДЕЛЯЕТСЯ КОЛИЧЕСТВОМ ПОВтОРСния описаиной операции.

Зо

Пр и сдвиге вправо на один двоичный раз ряд сумматор работает следующим образом.

Вначале осуществляешься сдвиг Brapaiao на один двоичный, разряд,в каждой декаде без учета связи между декадами. Затем KQplpBK тируется результат этого сдвига путем подачи сигнала на первый и третьий двоичные разряды тех декад, для которых младший двоичный разряд последующей старшей декады находился до сдвига в «единице». Управление сдвигом вправо осуществляется подачей сигнала сдвига вправо на шину 24 с последующей коррекцией результата сдвига сигналом коррекции при сдвиге вправо по шине 27. Количество сдвигов определяется количеством повторения описанной операции.

Аналогичным образом На данином сумматоре осуществляется реверси вный IcJIIBHI .и чисел, представленных в обратном коде, т. е. в коде дополнительном до 10" — 1, где а — число декад сумматора.

Таки м об разом, предлагаемый двоич но-десятич ный с ум м ато р позволяет, к ромме операции сумми ро вания, нт роизводить операции реверсивного cgBHra на необходимое, количество разрядов, что:расширяет его фу нкц иональные воз ro>K(rroсти.

Предмет изобретения

Двоично-десятичный суммато р, содержаший двопчно-десятичные декады, выходы pais рядов которы: подключены ко входам соответству1ощпх линий задержек, о тл и ч а ющ и йс я тем, что, с целью расширения функциональных возможностей, в него в каждую декаду дополн ителыно л ведены триггер и схемы совпадения, причем выходы линий задержек каждой де(кады c) BIматора соединены не посредственно с и рвой группой схем,совладения, управляющие входы:кото рых подключе.ны к шине сдвига влево, и через .инверто ры, за исключением выхода младшего разряда каждой декады, к второй группе схем совпадения, управляющие входы которых подключены к шине сдвига вправо, выходы первой группы схем совпадения соединены сб входами одноименных двоичных разрядов данной декады сумматора, а выходы второй группы схем совпадения соединены со входами первых трех младших разрядов данной декады, выходы линий задержек младших разрядов всех декад, кроме первой, и знакового разряда соединены со входами одной и через инвертор другой схем совпадения, входы которых подсоединены к шине сдвига вправо, а выходы подключены соответственно к единичному и нулевому входам триггера данного разряда, единичный выход которого соединен со входами двух схем совпадения, вторые входы которых подключены к шине коррекции результата, а выходы соединены со входами первого и третьего разрядов предыдущей младшей декады, выход линии задержки младшего разряда каждой декады сумматора подключен через одну схему совпадения, другой вход которой

421007

Составитель Ю. Бери

Техред 3. Тараненко

Корректор И. Поздняковская

Редактор А. Батыгин

Заказ

1996/10 Изд. Ме 648 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4)5

Типография, пр. Сапунова, 2 соединен с шиной сдвига вправо, инвертор и другую схему совпадения, управляющий вход которой соединен с шиной переноса младшей декады, к шине переноса собственной декады.