Патент ссср 410391

E ОП И

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВМДЕТЕЛЬСТВУ

4IO39I

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 12.1Ч.1971 (№ 1646949/18-24) с присоединением заявки №

Приоритет

Опубликовано 05Л.1974. Бюллетень № 1

Дата опубликования описания 22Л.1974

М. Кл. G 06f 7!385

Государственный комитет

Совета Министров СССР оо делам изобретений и открытий

УДК 682.325,5(088.8) Авторы изобретения

Г. С. Петросян и В. М. Петросян

Заявитель

УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ И ВЫЧИТАНИЯ

ЧИСЕЛ В СИСТЕМЕ СЧИСЛЕНИЯ С ПЕРЕМЕННЫМ

ОСНОВАНИЕМ

5,1 — — а1+ 61+ с1 — 1

Изобретение относится к вычислительной технике.

Известны устройства для суммирования и вычитания чисел в системе счисления с переменным основанием, содержащие сумматоры, блок местного управления и логические схемы.

Однако такие устройства сложны и обладают сравнительно низким быстродействием.

Предложенное устройство отличается тем, что оно содержит триггеры блокировки и коррекции, счетчик констант и регистр переменного модуля, нулевые выходы которого подключены через первую группу схем совпадения, связанных с блоком местного управления, ко входам счетчика констант, выходы которого подключены через вторую группу схем совпадения, связанных с блоком местного управления, к первым входам сумматоров, вторые входы которых подключены к выходам третьей группы схем совпадения, связанных первыми входами с выходами регистра переменного модуля, вторыми входами — с нулевым выходом триггера коррекции, а третьими входами — с блоком местного управления.

Причем выход каждой тетрады сумматоров подключен к первому входу схемы совпадения четвертой группы, второй вход которой связан с нулевым выходом триггера блокировки, соединенного входом с блоком местного управления, а выход подключен ко входу триггера коррекции и входу следующей тетрады.

Это позволяет упростить устройство и повысить быстродействие его работы.

Схема устройства для суммирования и вычитания чисел в системе счисления с переменным основанием изображена на чертеже.

Каждая тетрада устройства содержит поразрядные сумматоры 1 — 4, схемы совпадения

10 5 — 13, счетчик констант с ячейками 14 — 17, схемы совпадения 18 — 21, линию задержки 22, регистр переменного модуля с ячейками 23—

26, триггер коррекции 27, тиггер блокировки

28 и блок местного управления 29.

15 Сложение чисел происходит за три такта, а вычитание — за два такта.

В первом такте сложения операнды а н в поступают в сумматор, где происходит сложение этих чисел. В i-й тетраде сумматора полу20 чается где а; — четырехразрядная цифра операнда а, 1 1 1 1

25 а, = а1+з а1+ а, +1 а, где а1 — j-й двоичный бит операнда а;

b; — четырехразрядная цифра операнда, 1 1 1 1

bt — 11+3 1) 1 2 bj -, 1 11

30 где b1- — 1 -й двоичный бит операнда b;

410391

20 а,+b;+cr (16, 15 данной или а,+bz+cr < — n, или

Если (4) а,+b+cr и, то

== а, + br + cr > — и

:ar+br+cg z — и. с; < — перенос из (i — 1)-й тетрады;

s<; — двоичная сумма в первом такте сложения в i- и тетраде.

Если то перенос в следующую тетраду отсутствует.

Если

az+b,+c; z 16, (2) то возникает перенос в следующую тетраду, который через схему совпадения 13 поступает в (i + 1)-ю тетраду и одновременно устанавливает в единицу триггер коррекции 27 данной тетр ады.

Тогда в -й тетраде получается.

S>g = ar + br + ci I — 16.

Во втором такте сложения к сумме S; ÷åрез схемы совпадения 6, 8, 10, 12 прибавляется содержимое счетчика констант. Ааналогично, содержимое счетчика констант прибавляется ко всем остальным тетрадам сумматора.

При этом возможны случаи:

1. В первом тактс сложения переноса не было

5,, -- а, + 6, + с, + „и+ 1", (1) где S ; — содержимое -й тетрады при втором такте сложения;

«п + 1» — дополнительный код основания системы счисления. а,+b,+ñ; z(rz, (3) где п — основание системы счисления, тогда

S» — a,+b,+c; z+„n+1" (16 и перенос в (i+1)-ю тетраду отсутствует.

S>; — ошибочный результат, так как в тетраде избыток «п + 1» остался.

Если

S,< — a<+ 6 + а„с >+ „и+ 1" — 16 = в этом случае перенос есть, и он через схему совпадения 13 поступает в (i + 1) -ю тетраду и одновременно устанавливает в единицу триггер коррекции 27.

2. В первом такте сложения перенос был (2)

S,r — а + b; + с; + „и+ 1" — 16 =

В этом случае перенос в следующую тетраду отсутствует, потому что с .=и — 1.

Л й:C

Тогда

S,r — и — 1+ rz — 1+ 1+ .и+1" — 16 = п — 1.

Зо

Как очевидно, только в случае, когда в первых двух тактах переноса не было, результат в тетраде получается ошибочный, и необходима коррекция, которая производится в третьем такте.

В третьем такте триггер блокировки 28 устанавливается в единицу, и основание системы счисления «п» через схемы совпадения 5, 7, 9 и 11 передается в те тетрады, из которых в предыдущих тактах не было переноса в старшие тетрады.

В тех тетрадах, где был ошибочный результат, получается

S, à, +Ь, +сс i+ „и+1" +c=

= ac+ bñ+ cr z, так как перенос в старшую тетраду был заблокирован.

Из вышеизложенного видно, что в тетраде получается

az+ br+ cg ь и перенос из данной тетрады в другую в течение трех тактов может возникнуть только один раз.

Вычитание чисел а и Ь происходит в дополнительном коде.

Sã,= ar bt + „и, а) если а,)b,,то имеется перенос, который устанавливает в единицу триггер коррекции и блокирует передачу в i-ю тетраду сумматора. б) если а, (Ь, перенос отсутствует. В данной тетраде прибавляется «и» с блокировкой переноса в следующую тетраду. в) если операнд а меньше операнда b, то после вычитания результат представляется в дополнительном коде, и к каждой тетраде прибавляется модуль «и» с блокировкой переноса из тетрады в тетраду.

Предмет изобретения

Устройство для суммирования и вычитания чисел в системе счисления с переменным основанием, содержащее сумматоры, блок местного управления и логические схемы, о т л и ч аю щ е е с я тем, что, с целью упрощения и повышения быстродействия устройства, оно содержит триггеры блокировки и коррекции, счетчик констант и регистр переменного модуля, нулевые выходы которого подключены через первую группу схем совпадения, связанных с блоком местного управления, ко входам счетчика констант, выходы которого подключены через вторую группу схем совпадения, связанных с блоком местного управления, к первым входам сумматоров, вторые входы которых подключены к выходам третьей группы схем совпадения, связанных первыми входами с выходами регистра переменного модуля, вторыми — с нулевым выходом триггера коррек410391 связан с нулевым выходом триггера блокировки, соединенного входом с блоком местного управления, а выход подключен ко входу триггера коррекции и входу следующей тетрады.

25 24 25 2Б

Составитель И. Горелова

Техред Е. Борисова

Редактор Л. Утехина

Корректор T. Хворова

Заказ 1072/4 Изд. № 337 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, N-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ции, а третьими — с блоком местного управления; причем выход каждой тетрады сумматоров подключен к первому входу схемы совпадения четвертой группы, второй вход которой (> 3 о

Ъ,.

Я

\Г

Е

%з