Устройство для сложения двоично-десятичных

408307

ОП И САНИ.Е

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено 16.XI.1971 (№ 1714883/18-24) с присоединением заявки №

Приоритет

Опубликовано 10.Х11.1973. Бюллетень № 47

Дата опубликования описания 23.IV.1974

N. Кл. G 06f 7/50

Государственный комитет

Совета Министров СССР во делам иэооретений и открытий

УДК 681.325.5(088.8) Авторы изобретения

Ш. Д. Мебуке, Г. В. Кахетелидзе, О. Г. Агдгомелашвили, Г. С. Лобжанидзе и 3. И. Генебашвили

Тбилисский научно-исследовательский институт приборостроения и средств автоматизации

Заявитель

УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ДВОИЧНО-ДЕСЯТИЧНЫХ

ЧИСЕЛ

Изобретение относится к автоматике и вычислительной технике.

Известное устройство для десятичного сложения, содержащее последовательно соединенные одноразрядные сумматоры и схему коррекции, выполненные на параметронах, причем выходы сложения сумматоров подсоединены ко входам схемы коррекции, к которой подключен выход переноса сумматора старшего разряда, соединенный со входом первого входного параметрона, связанного выходом со входом переноса сумматора младшего разряда, не позволяет производить сложение в двоичном коде.

Предлагаемое устройство отличается от известного тем, что в него введены второй и третий входные параметроны, подключенные выходами ко входу первого входного параметрона, причем входы второго и третьего входных параметронов связаны с шиной сигнала добавления единицы, а вход второго параметрона инверсно соединен с шиной управляющего сигнала.

Это позволяет расширить функциональные возможности устройства.

На чертеже изображена схема предлагаемого устройства для десятичного сложения.

Устройство содержит четыре одноразрядных сумматора 1 — 4 и схему коррекции 5.

Выход сумматора старшего разряда подсоединен к первому входному параметрону б, соединенному с входом переноса одноразрядного сумматора 1, и одновременно к входу

5 схемы 5, на выходах которой получают результат суммирования.

К двум другим входам первого входного параметрона подключены выходы второго и третьего входных параметронов 7 и 8 соот10 ветственно. Первые входы параметронов 7 и

8 объединены и подключены к шине 9, на которую поступает управляющий сигнал добавления единицы. Кроме того, вход параметрона 7 соединен с шиной 10 управляюще15 ro сигнала, которая, в свою очередь, подключена инверсно к выходу временного дешифратора единичного сигнала, совпадающего по времени с переносом из младшего разряда суммируемых чисел в старший.

20 Устройство работает следующим образом.

Сумматор работает в двоично-десятичном коде с «избытком 3». При сложении на входы

11 — 14 одноразрядных сумматоров 1 — 4 подается сигнал младшего разряда десятичного

25 числа первого слагаемого, на входы 15 — 18 сигнал младшего разряда второго слагаемого.

На выходе схемы коррекции 5 появляется младший разряд суммы. Одновременно сиг30 нал переноса со старшего разряда сумматора

408307

70 7

Составитель И. Горелова

Техред Л. Богданова

Редактор Т. Иванова

Корректоры: Е. Давыдкина и В. Петрова

Заказ 847/13 Изд. № 309 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

4 через входной параметрон 6 подается на вход переноса сумматора 1. В это же время на входы 11 — 14 и входы 15 — 18 подаются соответственно сигналы вторых разрядов первого и второго слагаемых десятичного числа.

Происходит сложение вторых разрядов с одновременным прибавлением переноса с младшего разряда. На выходах 19 — 22 появляется сигнал суммы, а на выходе 23 сумматора 4 — сигнал переноса. Сигналы поступают на схему коррекции, на выходе которой появляется сигнал суммы второго разряда числа и т. д.

Во время сложения на шины 10 и 9 подается сигнал «О». Так как с шины 10 поступает инвертированный сигнал, то с выхода параметрона 7 выдается сигнал «1», а с выхода параметрона 8 — сигнал «О». Сигналы взаимокомпенсируются в параметроне 6 и сигнал переноса поступает на вход 24 сумматора 1. После подачи на входы сумматоров

1 — 4 самого старшего разряда по шине 10 подается сигнал «1» (по шине 9 подается опять «О»), параметрон 7 выдает сигнал «О», и тем самым перенос в параметроне 6 блокируется.

Во время операции вычитания на входы

11 — 14 подается сигнал младшего разряда первого числа, а на входы 15 — 18 — сигнал младшего разряда второго числа в обратном коде. Одновременно по шине 9 подается сигнал «1» и через параметроны 7 и 8 на вход параметрона 6 поступает сигнал «1». Тем самым к младшему разряду второго числа прибавляется «1» и переводит его в дополнительный код. После этого по шине 9 подача сигнала «1» прекращается. Дальнейшая работа схемы аналогична операции сложения.

Предмет изобретения

Устройство для сложения двоично-десятичных чисел, содержащее последовательно соединенные одноразрядные сумматоры и схему коррекции, выполненные на параметронах, 15 причем выходы сложения сумматоров подсоединены ко входам схемы коррекции, к которой подключен выход переноса сумматора старшего разряда, соединенный со входом первого входного параметрона, связанного

20 выходом со входом переноса сумматора младшего разряда, отл и ч а ю щее с я тем, что, с целью расширения функциональных возможностей путем осуществления операций в дополнительном коде, в него введены второй

2б и третий входные параметроны, подключенные выходами ко входу первого входного параметрона, причем входы второго и третьего входных параметронов связаны с шиной сигнала добавления единицы, а вход второго

30 параметрона инверсно соединен с шиной управляющего сигнала.