Устройство для сложения —вычитания

 

Ъ патент

О П -О-" -А Н -И-Е

ИЗОБРЕТЕН ИЯ

407308

Союз Советск

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 28.1Ч.1971 (№ 1649223/18-24) с присоединением заявки №

Приоритет

Опубликовано 21.Х1.1973. Бюллетень № 46

Дата опубликования описания 28.Ш.1974

М. Кл. G 06f 7!385

Гасударственный комитет

Совета Министров СССР по делам изоаретений и открытий

УДК 681.325.5(088.8) Автор изобретения

А. И. Карпухин

Заявитель

УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ вЂ” ВЫЧИТАНИЯ

НЕИЗБЫТОЧНОГО И ИЗБЫТОЧНОГО АРГУМЕНТОВ

В ДВОИЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯ

Предложение относится к вычислительной технике.

Известно устройство для сложения-вычитания неизбыточного и избыточного аргументов в двоичной системе счисления, содержащее блоки формирования суммы и переноса, выполненные на логических элементах.

Известное устройство обладает низким быстродействием.

Предложенное устройство отличается тем, что в нем каждый из блоков формирования суммы и переноса содержат две схемы формирования соответственно логического дополнения и действительного значения суммы и переноса, состоящих из трех элементов «И», и подключенных к их выходам элементов

«ИЛИ», связанных выходом с усилителеминвертором. Первые два входа первых элементов «И» каждой схемы формирования соединены с шинами логического дополнения положительного и отрицательного значений избыточного аргумента. Третьи входы первых элементов «И» схем формирования дополнения суммы и переноса блоков формирования суммы и переноса соединены с шиной действительного значения неизбыточного аргумента. Третьи входы первых элементов «И» схем формирования действительного значения суммы и переноса — с шиной логического дополнения неизбыточного аргумента. Первые входы вторых и третьих элементов «И» соединены с шинами действительных положительного и отрицательного значений избыточного аргумента соответственно. Другие входы

5 второго и третьего элементов «И» схемы формирования дополнения суммы соединены с шинами логического дополнения неизбыточного аргумента. Другие входы второго и третьего элементов «И» схемы формирования

10 действительного значения суммы — с шинами действительного значения неизбыточного аргумента. Другие входы второго и третьего элементов «И» схемы формирования дополнения переноса соединены с шиной действи15 тельного значения (при сложении) и шиной логического дополнения (при вычитании) управляющего сигнала соответственно. Другие входы второго и третьего элементов «И» схемы формирования действительного значе20 ния переноса соединены с шиной логического дополнения и шиной действительного значения управляющего сигнала соответственно.

Выход инвертора схемы формирования дополнения суммы данного разряда и выход

25 инвертора схемы формирования действи гельпого значения переноса блока формирования переноса предшествующего разряда соединены с выходными шинами положительного значения суммы. Выход инвертора схемы

30 формирования действительного значения сум407308 мы дан. ого разряда и выход инвертора схемы формирования дополнения переноса предшествующего разряда соединены с выходными шинами отрицательного значения суммы.

Это позволяет повысить быстродействие 5 устройства.

Избыточное кодирование осуществляется введением в каждый разряд отрицательной единицы, т. е. один из аргументов кодируется в двоичной системе с цифрами 1, О, 1: сумма в каждом разряде принимает значение, равное О или 1, а перенос — О или 1, при этом окончательная сумма в i-ом разряде, получаемая в двоичной системе с цифрами

1, О, 1, имеет либо положительное, либо отрицательное значения и является простым объединением истинного значения суммы в

i-м разряде и логического дополнения переноса из -го разряда для отрицательного зна0 чения окончательной суммы и простым объединением дополнения суммы в i-ом разряде с истинным значением переноса из (i — 1)-го разряда для положительного значения окончательной суммы (под простым объединением понимается то, что каждое значение окончательной суммы в i-ом разряде выдается двумя шинами: соответствующими шинами суммы из i-го разряда и переноса из (i — 1) -ro разряда). При таком построении устройства сложения-вычитания результат операции сложения или вычитания появляется за один логический уровень.

На фиг. 1 показана блок-схема двух разрядов предложенного устройства; на фиг. 2 и 3 — функциональные схемы одного разряда суммы и переноса соответственно.

Представление чисел в двоичной системе счисления с цифрами 1, О, 1 неоднозначно, т. е. любое число, кроме нуля, может быть 40 записано в различной форме. Например, число +3 можно записать так:

1 1=1 О 1=1 1 1 и т. д., а число — 5 так:

S=01010101

П= 1001111

С = 101101001 =231

Таблица 2

0,1

0,0

0,0

1,0

Сравнивая таблицу 2 с таблицей 1, замечаем, что сумма S, при вычитании в точности соответствует сумме при сложении, т. е. значение суммы не зависит от выполняемой операции. Перенос из столбца с положительным значением аргумента переместился в столбец с отрицательным значением. Следовательно, формула переноса при вычитании:

П,— atb;b; V b-, (4) Таблица 1

l б;

1 а;

0,1

0,0

1,0

0,0 отличается от формулы переноса при сложе65 нии только последним членом.

1 О 1=1 1 1=1 О 1 1 и т. д.

Сложение числа А, представленного в обычной двоичной системе, с числом В, представленным в двоичной системе с цифрами

1, О, 1 в каждом i-oм разряде задается следующей таблицей 1, где правая цифра элемента таблицы сложения означает сумму в i-ом разряде (S„), а левая цифра — перенос из i-го разряда в (+1)-ый разряд (П;).

Как следует из таблицы сумма всегда имеет отрицательное значение или нуль, а перенос — положительное значение или нуль.

Следовательно, окончательная сумма в i-ом разряде равна:

С,-hll+П 11. (1)

Очевидно, что окончательная сумма может принимать три значения: 1, О, 1.

При этом:

С;+=$;П; 1 — положительная сумма в i-ом разряде, С; — =S„П„. < — отрицательная сумма в i-ом разряде, где согласно таблице

5, = а,b+b V а,Ь+ V а,b

t l

S,=а,b+b satb+ path, (2)

t t 1 t

П,=а,Ь+Ь VЬ+ к ю

Пример: А=10111010=186

В = 11101111 =45

При вычитании аргумент А всегда уменьшаемое, а аргумент  — вычитаемое. Разность:

С = А — В = А + (— В), (3)

Отрицательное значение В получают поразрядным логическим дополнением.

Например: †1 = 101; †11 = 1101 ит. д.

При вычитании таблица 1 примет вид:

407308

Обозначим: 4 — управляющий сигнал сложения, б — управляющий сигнал вычитания, тогда:

IT, = аб b /Ь3+ О 3, l Е Е

П вЂ” а, b b v/b+8 /b 6. (5)

l l I 1

Например: А=10111010=186

В=11101111=45

А = 10111010

+В= 11101111

S=-01010101

П = 1110001

С= 10110111 = 141

Устройство сложения-вычитания в двоичной системе счисления, в которой один аргумент представлен в обычной двоичной системе, а второй — в двоичной системе счисления с цифрами 1, О, 1 содержит в каждом разряде блок 1 формирования отрицательной суммы и блок 2 формирования положительного переноса, на входные шины 3 — 8 которых подаются выходные операнды а;, а;, bl, bl, bl, bl, соответственно, на выходных шинах 9 и 10 представляются положительная сумма (8;П,— 1), а на выходных шинах 11 и

12 — отрицательная сумма (S,Ï; <). По входным шинам 13 и 14 осуществляется управление операцией сложения (управляющий сигнал о) и вычитанием (управляющий сигнал о), соответственно.

Блок 1 формирования отрицательной суммы состоит из элементов «И» 15 — 20, входы которых подключены к входным шинам 3 — 8, 40 элементов «ИЛИ» 21 и 22, входами которых являются выходы элементов «И» 15 — 20, соответственно, и элементов «НЕ» 23 и 24 (усилителей-инверторов), входы которых подключены к выходам элементов «ИЛИ» 21 и 22, а выходы — к шинам.9 и 11 действительного значения суммы (5;) и логического дополнения (S;) соответственно.

Блок 2 формирования положительного переноса состоит из элементов «И» 25 — ЗО, входы которых подключены к входным шинам 3 — 8, 13 и 14, элементов «ИЛИ» 31 и 32, входами которых являются выходы элементов «И» 25 — 30 соответственно и элементов 55

«НЕ» ЗЗ и 34, входы которых подключены к выходам элементов «ИЛИ» 31 и 32, а выходы — к шинам 12 и 10 действительного значения переноса (П;) логического дополнения (П;) соответственно. 60

Элементы «И» 15 — 17 («И» 25 — 27) и элемент «ИЛИ» 21 («ИЛИ» 31) образуют схему формирования логического дополнения; суммы (переноса), а элементы «И» 18 — 20 («И» 28—

30) и элемент «ИЛИ» 22 («ИЛИ» 32) обра- 65 зуют схему формирования действительного значения суммы (переноса).

Пусть входной операнд а; имеет действительное значение, т. е. на входную шину 3 устройства подается высокий положительный потенциал и на входную шину 4 — низкий потенциал, а операнд b; имеет нулевое значение, т. е. на входные шины 7 и 8 устройства подается высокий потенциал, а на входные шины 5 и 6 — низкий потенциал. В этом случае на входы элемента «И» 15 блока формирования отрицательной суммы поступят только высокие потенциалы и, следовательно. на выходной шине 9 низкий потенциал, а на выходной шине 11 — высокий, Аналогично, на входах элемента «И» 25 блока формирования положительного переноса будут только высокие потенциалы, на выходной шине 12 — низкий потенциал, а на выходной шине 10 — высокий.

Аналогично, если на входную шину 3 подается низкий потенциал и на входную шину 4 — высокий, а на входную шину 5 (6)— высокий и на входную шину 7 (8) — низкий, то на выходной шине 9 — низкий потенциал.

В этом случае, если на входную шину 13 устройства подан высокий потенциал (операция сложения), то на выходной шине 12— низкий потенциал, а если высокий потенциал подан на входную шину 14 (операция вычитания), то на выходной шине 12 — высокий потенциал, а на выходной шине 10 — низкий.

Предмет изобретения

Устройство для сложения-вычитания неизбыточного и избыточного аргументов в двоичной системе счисления, содержащее блоки формирования суммы и переноса, выполненные на логических элементах, отличающееся тем, что, с целью повышения быстродействия устройства, в нем каждый из блоков формирования суммы и переноса содержит две схемы формирования соответственно логического дополнения и действительного значения суммы и переноса, состоящих из трех элементов «И» и подключенных к их выходам элементов «ИЛИ», связанных выходом с усилителем-инвертором, причем первые два входа первых элементов «И» каждой схемы формирования соединены с шинами логического дополнения положительного и отрицательного значений избыточного аргумента, третьи входы первых элементов

«И» схем формирования дополнения суммы и переноса соединены с шиной действительного значения неизбыточпого аргумента, а третьи входы первых элементов «И» схем формирования действительного значения суммы и переноса — с шиной логического дополнения неизбыточного аргумента, первые Входы второго и третьего элементов «И» соединены с шинами действительных положительного и отрицательного значений избыточного

407308 аргумента соответственно, другие входы второго и третьего элементов «И» схемы формирования дополнения суммы соединены с шинами логического дополнения неизбыточного аргумента, а другие входы второго и третьего элементов «И» схемы формирования действительного значения суммы — с шинами действительного значения неизбыточного аргумента, другие входы второго и третьего элементов «И» схемы формирования дополнения переноса соединены с шиной действительного значения (при сложении) и шиной логического дополнения (при вычитании) управляющего сигнала соответственно, другие входы второго и третьего элементов «И» схемы формирования действительного значения переноса соединены с шиной логического дополнения и шиной действительного значения управляющего сигнала соответственно, выход

5 инвертора схемы формирования дополнения суммы данного разряда и выход инвертора схемы формирования действительного значения переноса предшествующего разряда соединены с выходными шинами положительного

10 значения суммы, а выход инвертора схемы формирования действительного значения суммы данного разряда и выход инвертора схемы формирования дополнения переноса предшествующего разряда соединены с выходныlS ми шинами отрицательного значения суммы.

407308 б 7 Я

Фиг. 2

4 д 6 7 8

Фиг, Р

Составитель В. Церцек

Техред Л, Богданова

Редактор Е. Семанова

Корректор Е. Михеева

Типография, пр. Сапунова, 2

Заказ 667/11 ° Изд. И 2092 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5