Счетный триггер

 

ОП И САНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

36235!

Союа Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 07.IV.1971 (№ 1645460/26-9) с присоединением заявки ¹

Приоритет

М. Кл. 6 11с 11/40

Н ОЗ)с 21/ОО

Комитет по делам иаобретеиий и открытий при Совете Министров

СССР

УДК 621.374.32(088.8) Опубликовано 13.XII.1972. Бюллетень № 2 за 1973

Дата опубликования описания 8.11.1973

Авторы изобретения

Б. М. Мансуров, В. И. Горячев, P. Г. Талибов, В. М. Климашин, А. А. Филиппов, М. А. Кочаров и И. Д. Якушев

Заявитель

СЧЕТНЫЙ ТРИГГЕР

Изобретение относится к импульсной технике и может быть использовано в вычислительной технике.

Известны счетные триггеры, содержащие прямой и инверсный однофазные тактирусмые триггеры Д типа с перекрестным подключением их выходов ко входам, объединенные тактовые входы которых образуют счетный вход триггера.

Однако известные триггеры имеют дополнительный инвертор.

С целью упрощения в предлагаемом счетном триггере прямой триггер выполнен на элементе «2И вЂ” ИЛИ» с одним инверсным входом, при этом выход элемента «2И вЂ” ИЛИ» подключен к одному из входов элемента «И», образующего вход Д прямого Д триггера.

На чертеже приведена функциональная схема предлагаемого счетного триггера.

Предлагаемый счетный триггер работает следующим образом.

Если счетный триггер находится в состоянии

«1», то на выходах 1 и 2 имеется единичный сигнал. Первый счетный импульс, поступающий на вход 8, переводит однофазный триггер 4, состоящий из двух схем «И» 5 и б и схемы «ИЛИ» 7, так как закрывается схема

«И» 5, а схема «И» б закрыта сигналом «1» с выхода 2. На выходе 2 прямого триггера 8, сосостоящего из двух схем «И» 9 и 10 с прямым входом Д схемы «ИЛИ» 11 и выполняющего функцию Р=аб+вг, остается уровень «1», так как открыта его схема «И» 10, на которую подается два сигнала «1» со входа 8 и выхода 2. Во время действия счетного импульса это состояние счетного триггера, при котором на его выходе 1 имеется «О», а на выходе

10 2 — «1», сохраняется. После окончания входного импульса закрывается схема «И» 10, а схема «И» 9 закрыта нулевым уровнем с выхода 1 по прямому входу Д, в результате чего на выходе 2 формируется нулевой уровень.

Таким образом, после первого счетного импульса счетный триггер переходит из состояния «1» и «О».

Поступающий второй счетный импульс пе20 реводит инверсный триггер 4 в состояние «1», так как на выходе 2 — «О». Уровень на выходе 2 остается без изменения, так как схема

«И» 9 закрыта уровнем «1» по инверсному входу, а схема «И» 10 — уровнем «О».

2s После окончания счетного импульса открывается схема «И» 10, так как на выходе 1 имеется «1», а на выходе 2 — «О», при этом на выходе 2 формируется уровень «1». После второго счетного импульса счетный триггер

30 возвращается в исходное состояние «О».

362351

Предмет изобретения

Составитель Н. Степанов

Техред Т. Миронова

Корректоры: А. Степанова и Н. Прокуратова

Редактор Т. Морозова

Заказ 233/17 Изд. № 1003 Тираж 404 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Я-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Счетный триггер, содержащий прямой и инверсный однофазные тактируемые триггеры Д типа с перекрестным переключением их выходов ко входам, объединенные тактовые входы которых образуют счетный вход триггера, отличающийся тем, что, с целью упрощения, прямой триггер выполнен на элементе «2И—

ИЛИ» с одним инверсным входом, при этом выход элемента «2И вЂ” ИЛИ» подключен к одному из входов элемента «И», образующего вход Д прямого Д триггера.

Счетный триггер Счетный триггер 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх