Запоминающий элемент на моп-транзисторах

Авторы патента:

G11C11/40 - транзисторов

335720

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реслублик

Зависимое от авт. свидетельства ¹â€”

Заявлено 02.111.1970 (М 1414637/18-24) с п рисоединением заявки №вЂ”

ПриоритетвЂ”

Опубликовано 11.1Ч.1972. Бюллетень № 13

Дата опубликования описания 16Л,1972

М. Кл. G 11с 11/40

Комитет ло делам иаобретениЯ и открытиЯ ори Совете Министров

СССР

УДК 681 327 025(088 8) Автор изобретения

В. Ф. Горбань

Заявитель

ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ НА МОП-ТРАНЗИСТОРАХ

Изобретение относится к области вычислительной техники.

Известен запоминающий элемент на МОПтранзисторах, содержащий триггер из двух активных и двух нагрузочных транзисторов, адресные транзисторы, разрядные шины

«единиц» и «нулей», адресные шины и шину восстанавливающих им пульсов.

Недостатком известного запоминающего элемента является сложенная схема .и относительно большая площадь, занимаемая на подложке, Предлагаемый запоминающий элемент (ЗУ) отличается тем, что сток одного нагрузочного транзистора соединен с разрядной шиной

«единиц», сток другого вЂ” с разрядной шиной

«нулей», а их затворы соединены с адресной шиной, по которой в промежутках между адресными им пульсами для подпитки триггера .подаются «âîññòàíàâëèâàþùèå» импульсы.

Это позволяет упростить схему и уменьшить нлощадь, занимаемую элементом на подложке.

На чертеже показан запоминающий элемент.

Он содержит активные транзисторы 1, 2; нагрузочные транзисторы 8, 4, разрядную шину «единиц» 5, разрядную шину «нулей» б и адресную шину 7.

Запоминающий элемент .работает следующим образом, Хранение информации достигается подза5 рядкой паразитной емкости затвора активных транзисторов 1 или 2 путем подачи .восстанавливающих им пульсов,по адресной шине 7 в .промежутках между циклами записи и считывания. Шина 7 имеет потенциал подложки, 10 разрядные шины 5, б вЂ” потенциал источника питания.

Запись осуществляется одновременной подачей адресного им пульса на затворы тран15 зисторов 8, 4 и импульса записи по одной из шин 5 или б. При этом, происходит перезаряд емкостей затворов транзисторов 1, 2 и ЗУ переходит в новое устойчивое состояние или, если запись была подтверждающей, то эле20 мент сохраняет прежнее состояние.

При стоступлении на затворы транзисторов

8, 4 адресного им пульса, они открываются и подключают шины 5 и б к транзисторам 1 и 2

25 соответственно. В разрядной шине, которая подключается к открытому транзистору,:появляется ток, являющийся сипи алом считывания. В другой разрядной шине протекает ток помехи, который намного меньше сигнала счи30 тывания.

335720

Предмет изобретения

Составитель М. Зимина

Техред А. Камышникова

Корректор Е. Исакова

Редактор Л. Утехина

Заказ 1172/5 Изд. № 524 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Запоминающий элемент на МОП-транзисторах, содержащий триггер на транзисторах и подключенные к нему два нагрузочные транзистора, разрядные шины «единиц» и «нулей» и адресную шину, отличающийся тем, что, с целью упрощения схемы, сток одного нагрузочного транзистора соединен с разрядной шиной «единиц», сток другого вЂ” с разрядной

5 шиной «нулей», а их затворы соединены с адресной шиной.

Похожие патенты:

Запоминающий элемент // 328608

Запоминающий элемент // 317109

Патент 312306 // 312306

Шггентшкгшичгкшbhb.nvioteka // 304628

Запоминающий элемент // 292192

Запоминающий элел1ент // 289446

Запоминающий элемент // 284044

Ячейка памяти // 284042

Патент 284030 // 284030

Запоминающий элемент // 283307

Способ изготовления моноп-ячейки памяти, ячейка памяти и матричный накопитель на ее основе // 2105383

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Накопитель запоминающего устройства // 2106022

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Цепь усиления напряжения для использования в полупроводниковом запоминающем устройстве // 2138085

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Динамическая ячейка памяти // 2147772

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Способ регенерации для динамических запоминающих устройств с произвольным доступом // 2163035

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Устройство полупроводниковой памяти для достижения высокой производительности и способ расположения в нем сигнальных шин // 2170955

Изобретение относится к устройству полупроводниковой памяти

Генератор накачки с изменяемым числом ступеней // 2172525

Изобретение относится к электронной технике

Запоминающая ячейка статического зупв // 2188465

Изобретение относится к запоминающей ячейке статического ЗУПВ

Схемное устройство с некоторым числом электронных схемных компонентов // 2189082

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние