Запоминающий элемент на моп-транзисторах

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено 07.Х.1970 (№ 1490082/18-24) с присоединением заявки №

Приоритет

Опубликовано 22.Ч1.1972. Бюллетень № 20

Дата опубликования описания 12ХП.1972

М. Кл, С 11с 27/00

Комитет по делам изобретений и открытий при Сввете Министров

СССР

УДК 681-327 66(088 8) Автор изобретения

@ %ИЛ ..

Г. В. Милославский

ТЕНА

Заявитель

ЗАПОМИНАЮЩИИ ЭЛЕМЕНТ НА МОП-ТРАНЗИСТОРАХ

Предлагаемое устройство относится к области вычислительной техники и может быть использовано для построения накопителей запоминающих устройств без разрушения информации при считывании в универсальных и специализированных вычислительных машинах.

Известны запоминающие элементы без разрушения информации при считываш|и для за-— поминающего устройства матричного типа с 10 произвольной выборкой, содержащие триггер с двумя устойчивыми состояниями и перекрестными непосредственными связями на

МОП-транзисторах, проходные и координатный МОП-транзисторы. Запись информации 1s и считывание хранящегося кода производятся с помощью проходных и координатного МОПтранзисторов. Для снижения мощности рассеивания триггер подключен к источнику питания с помощью восстанавливающих импуль- 20 сов, периодически открывающих по затворам нагрузочные МОП-транзисторы.

Недостатком таких элементов является большая мощность рассеивания.

В предлагаемом элементе с целью уменьше- 25 ния потребляемой мощности содержится две собирательные схемы, первые входы которых соединены с источником импульсного питания, вторые входы — с координатными шинами выборки элемента; выходы собирательных схем зо связаны соответственно с затвором координатного транзистора и с его истоком.

На чертеже показана принципиальная электрическая схема предлагаемого устройства.

Триггер с непосредственными перекрестными связями образован МОП-транзисторами Т| и Те, на объединенные истоки которых подается напряжение от постоянного источника питания Е. Одно плечо триггера через проходной

МОП-транзистор Та соединено с разрядной шиной «1» (РШ«1»), второе †чер проходной

МОП-транзистор Т4 — с разрядной шиной «О» (РШ«0»). Затворы МОП-транзисторов Та и Т4 соединены с истоком координатного МОПтранзистора Та, который по стоку и затвору через две собирательные схемы «ИЛИ» связан с шинами выборки элемента по координатам

Х и Y и источником импульсного питания К.

В режиме хранения информации восстанавливающие импульсы подаются на сток и затвор координатного МОП-транзистора Т5.

При этом импульсы с выхода Та открывают по затворам Тз и Т;, которые на время действия импульсов играют роль нагрузочных МОП-транзисторов.

Время хранения информации при закрытых транзисторах Т> и Т4 увеличивается вследствие того, что оно определяется значениями емкости сток-подложка и токами утечки только

34.3,308

Предмет изобретения

Составитель В. Михеева

Техред А. Камышиикова Корректор Е. Миронова

Редактор В. Нанкииа

Заказ 2158/17 Изд. № 887 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров ÑÑÑÐ

Москва, Ж-35, Раушакая наб,, д. 4(5

Типография, пр. Сапунова, 2

3 двух МОП-транзисторов Т>, T3 (T>, T4) — в зависимости от состояния триггера. Это, в свою очередь, приводит к уменьшению средней рассеиваемой мощности.

Запоминающий элемент на МОП-транзисторах, содержащий триггер, связанный через проходные транзисторы с координатным транзистором, источник импульсного питания, координатные шины выборки элемента, разрядные шины, подключенные к проходным транзисторам, и шину постоянного питания триггера, отличающийся тем, что, с целью

5 уменьшения потребляемой мощности, он содержит две собирательные схемы, первые входы которых соединены с источником импульсного .питания, вторые входы — с координатными шинами выборки элемента, выходы собиратель10 ных схем связаны соответственно с затвором координатного транзистора и с его истоком.