Патент ссср 354471

О П И С А Н И Е 35447I

ИЗОБРЕТЕНИЯ

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 31.Ч.1971 (№ 1661925/26-9) с присоединением заявки №

Приоритет

Опубликовано 09.Х.1972. Бюллетень № 30

Дата опубликования описания 21.XI.1972

М. Кл. G llc 11/40

Комитет по делам изобретений и открытий при Спеете Министрое

СССР

УДК 621.382(088.8) Авторы изобретения

О. А. Раисов и В. И. Кимарский

Заявитель

ТИРИСТОРНО-ТРАНЗИСТОРНАЯ ЯЧЕЙКА ПАМЯТИ

Изобретение относится к области вычислительной техники и может быть использовано в качестве элемента памяти цифровых вычислительных машин и дискретных устройств автоматики.

Известна тиристорно-транзисторная ячейка памяти, содержащая тиристор, транзисторы записи и считывания, диод и резисторы.

Однако известная ячейка памяти требует много времени для включения, что снижает быстродействие, и отличается сложностью схемы управления.

Цель изобретения — повышение быстродействия и помехоустойчивости ячейки памяти.

Это достигается тем, что транзистор считывания и диод в катодной цепи тиристора включены таким образом, что при выполнении.операций записи и считывания происходит уменьшение эквивалентного сопротивления в катодной цепи тиристора, благодаря чему уменьшается время включения тиристора и происходит усиление выходного сигнала при считывании.

На чертеже приведена принципиальная схема тиристорно-транзисторной ячейки памяти.

Ячейка памяти содержит тиристор 1, транзистор 2 записи, транзистор 8 считывания, диод

4, резисторы 5 — 7. Управляющий электрод тиристора подсоединен к коллектору транзистора записи, база которого соединена с шиной 8 записи, а эмиттер — с входной разрядной шиной 9. Катод диода соединен с адресной шиной

10, а эмитер транзистора считывания — с выходной разрядной шиной 11. Коллектор транзистора 8 считывания соединен с катодом тиристора 1 и нагрузочным резистором б, базл транзистора 8 считывания — с анодом диода 4

10 и другим выводом нагрузочного резистора б.

Работа ячейки памяти осуществляется следующим образом. Пусть 1-информации соответствует включенное состояние тиристора 1, а О-информации — выключенное состояние.

При записи информации на адресную шину 10 и шину 8 записи подают положительные импульсы. Если производят запись 1-,информации, на входную разрядную шину 9 также по20 дают положительный импульс. При этом переход база — эмиттер транзистора 2 записи заперт, и импульс записи через смещенный в прямом направлении переход база — коллектор этого транзистора включает тиристор 1. Через

25 тиристор 1, нагрузочный резистор б и диод 4 проходит ток. Транзистор 8 считывания закрыт. При подаче импульса записи через базу транзистора 8 считывания проходит ток, и последний открывается. Эквивалентное сопротиь30 ление нагрузки в катодной цепи тиристора 1

354471 ной шине 10, а амплитуда определяется величиной сопротивления резисторов б, 7 и коэффициентом усиления по току транзистора 8 считывания. Ток через ячейку в режиме считывания значительно больше тока в режиме хранения информации, благодаря чему происходит быстрый перезаряд паразитных емкостей выходной разрядной шины 11 и становится возможным объединение большого числа ячеек

Т0 данного разряда без существенного снижения быстродействия.

15 Тиристорно-транзисторная ячейка памяти, содержащая тиристор, транзисторы записи и считывания, диод и резисторы, причем управляющий электрод тиристора подсоединен к коллектору транзистора записи, база которого

20 соединена с шиной записи, а эмиттер — с входной разрядной шиной, отличающаяся тем, что, с целью повышения быстродействия и помехоустойчивости, коллектор транзистора считывания соединен с катодом тиристора и нагрузоч25 ным резистором, база транзистора считывания — с анодом диода и другим выводом нагрузочного резистора, катод диода — соединен с адресной шиной, а эмиттер транзистора считывания — с выходной разрядной шиной.

1

I !

У Ф+ л

Составитель Г. Челей

Типография, пр. Сапунова, 2 при этом уменьшения нагрузки приближенно равны а а где: R> — величина сопротивления резистора б, Я2 — величина сопротивления резистора 7, а — коэффициент усиления по току транзистора 8 в схеме с общей базой.

При записи в ячейку памяти .О-информации в момент подачи импульса записи на входной разрядной шине 9 остается нулевой потенциал, транзистор 2 записи открывается и шунтирует цепь управляющего электрода тиристора 1.

Последний при этом выключается.

В режиме хранения информации шина 8 записи, входная разрядная шина 9 и адресная шина 10 имеют низкий уровень сигнала.

В режиме считывания информации на адресную шину 10 подают импульс положительной полярности, и диод 4 запирается. Ток от источника питания протекает теперь через тиристор

1, резистор б и базу транзистора 8. Последний открывается и через тиристор 1, коллекторноэмиттерный переход транзистора 8 считывания и резистор 7 начинает проходить ток. На выходной разрядной шине 11 появляется импульс положительной полярности, длительность которого равна длительности импульса на адресl

I

1

I

t

1

Предмет изобретения

Редактор А. Купрякова Техред А. Камышникова

Корректоры: H. Прокуратова и Е. Михеева

Зак. 3772/15 Изд. М 1568 Тир. 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5