Шггентшкгшичгкшbhb.nvioteka

Авторы патента:


 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ЗО4628

Са;аз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 28.1V.1969 (М 1331322/18-24) МПК G llс 11/40 с присоединением заявки ¹

Приоритет

Опубликовано 25.V.1971. Бюллетень ¹ 17

Комитет по делам изобретений и открытий при Совете Министров

СССР

Ъ ДК 621.374.32(088.8) Дата опубликов

Авторы изобретения

Д. А. Беркович, Одесский электротехнический институт связи им. А. С. Попова

Заявитель

ТРИГГЕР С ЗАПОМИНАНИЕМ ИНФОРМАЦИИ

Изобретение относится к импульсной технике .и может быть использовано в различны. радиотехнических устройствах, для которых кратковременное пропадание напряжения питания в процессе раооты требует, пр,и повторном его появлении, установки триггеров в состояния, в которых они находились .в момент, предшествующий пропаданию питания.

Известны триггеры, в которых для запоминания "îñòîÿíè,é триггеров .в коллекторные и 10 эмиттерные цепи транзистоpOIB каждого триггера включаются обмотки трансформаторов

«а феррите с ППГ.

Перемагничивание сердечников производится импульсами тока, возникающими при пс- 15 ребросе триггера.

Ооповным .недостатком этих схем является большое потребление мощности. Это связано с тем, что для перемагничивания сердечника трансформатора необходим импульс тока зна- 20 чительной амплитуды. Поэтому параметры триггера определяются в основном необходимостью пропустить через транзистор ток, достаточный для персмагничивания сердечникa: так как этот ток протекает на протяжении 2ч ,всего времени подачи питания на триггер, мощность, потребляемая от источника питания, значительна. Кроме того, не всегда возможно применить,известный способ запоминания в схемах триггеров, выпускаемых про- 30 мышлснностью. В одних случаях это привело бы к недопустимому изменению параметров схемы, в других — невозможно из-за конструктивного выполнения схемы самого триггера. Например, нельзя применить вышеизложенный спо "об включения запоминающей ячейки для триггеров микромодульного н .интегрального исполнения. Иногда возникает необходимость использовать запоминающие ячейки для,записи и воспроизведения определенных комбинаций состояний триггеров в нужный момент по командам, задаваемым от внешнего устройства. Описанные схемы этого сделать не позволяют, так как при каждом перебросе триггера происходит перемагнпчивание запоминающей ячейтан и информация о предыдущих состояниях не сохраняется.

Целью настоящего изобретения является устранение указанных недостатков.

Уменьшение мощности, потребляемой запоминающей ячейкой, достигается благодаря использованию импульсного способа записи и считывания информаци и, причем ток записи замыкается через блокпровочный конденсатор, а не через транзистор триггера. Из-за того, что обмотки запоминающей ячейки вынесены из цепей триггера и подключены только к его внешним выводам, стало возможным использс вать запоминающие ячейки для записи,и воспроизведения состояний триггера в

304628

Заказ 1838, 15

И ад. № 765 Тираж 473

Подписное

Типография, пр. Сапуиова, 2 нужный момент по командам устройства упр авления.

Схема предлагаемого триггера дана на чертеже. предлагаемое уастрой ство состоит из статического триггера 1 на транзисторах 2 и 8 и запоминающей ячейки 4,,выполненной на сердечнике 6 с ППГ с обмотками записи 6, считывания 7 .и выходной обмоткой 8. Начало выходной обмотки через диод 9 соединено с базой транзгистора 8, а,конец обмотки записи

6 через резистор 10 подключен к коллектору транзистора 2 и через конденсатор ll — к общей шине источника питания.

Для исключения шунтирующего действия выходной обмотки 8 .на работу триггера на вход 12 лодаепся отрицательное смещение, превышающее потенциал на базе транзистора 8. Запись в ячейку 4 происходит только в том случае, если транзистор 2, к коллектору которого подключен конденсатор 11, открыт.

Если же триггер в момент записи находился в противоположном состоянии, на конденсаторе устанавливается .напряжение, равное коллекторному напряжению запертого транзистора. Это напряжение запирает диод 13, и перемагничивание ячейки импульсом записи не,происходит.

Восстановление состояния триггера производится в два этапа.

По сигналу сброса, подаваемому .на вход

14, триггер переключается в,состояние «О» (условно), если же его ячейка 4 была перемагничена ранее .импульсом записи, то триггер устанавливается в правильное первоначальное состояние «1» по сигналу считывания, подаваемому на обмотку 7.

В зависимости от выполнения устройства управления триггер может работать в двух ре10 жимах — автоматического слежения за пропаданием литания .и B режиме работы по внешним командам считывания и записи.

15 Предмет изобретения

Триггер,с запоминанием информации, содержащий статический триггер и запоминающую ячейку на сердечнике с ППГ;с обмотка20 ми запиои, считывания и выходной, начало (конец) которой соединены с базой транзистора одного,из плеч триггера, отличающийся тем, что, ic целью уменьшения потребляемой мощности в процессе хранения записанной ин25 формации,и обеспечения возможности ее считывания в задачный момент времени, iB нем конец (начало) обмотки записи через рези,стор соединены с коллектором транзистора другого, плеча триггера, а через конденсатор—

30 с общей шиной источника питания.

Шггентшкгшичгкшbhb.nvioteka Шггентшкгшичгкшbhb.nvioteka 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Изобретение относится к электронной технике

Изобретение относится к запоминающей ячейке статического ЗУПВ

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх