Запоминающий элемент

Авторы патента:

G11C11/40 - транзисторов

284 044

ОП ИСАН ИЕ

ИЗОБРЕТЕН И Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Свае Советских

Социалистических

Респтблии

Зависимое от авт. свидетельства №вЂ”

Кл. 21а, 37/54

"- àÿâëåíî 15.IX.1969 (№ 1361679/18-24) с присоединением заявки ¹â€” бонитет по делом изобретений и открытий при Совете Мииистрвв

СССР

МПК б 11с 11/40

3 ДК 681.327.66 (088.8) ПриоритетвЂ”

Опт бликовапо 14.Х,1970. Бюллетень ¹ 32, iата опубликования описания 28.IV.1971

Авторы изобретения

П. l(. Атанов, Г, Ф. Васильев, В. И. Сапронов и A. П. Дорофеев

8QQQ(p .«". -:

Заявитель < "««1. 1 1

ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ

Предмет изобретения

Изобретение относится к области вычислительной техники, в частности к запоминающим устройствам цифровых вычислительных машин.

Известен запоминающий элемент, выполненный на транзисторах со структурой металлокисел-полупроводник (МОП-транзисторах), содержащий триггер, транзисторы записи координатной выборки и два последовательно включенных транзистора считывания, затвор одного из которых подключен к выходу триггера.

Целью изобретения является упрощение схемы управления считыванием.

Для достижения этой цели затвор второго транзистора считывания подключен к стоку транзистора координатной выборки.

На чертеже представлена схема за паминающего элемента.

Запоминающий элемент состоит из триггера, выполненного на транзисторах 1 и 2, двух нагрузочных транзисторов 8 и 4, транзисторов

5 и б записи, транзистора 7 координатной выборки и двух последовательно включенных транзисторов 8 и 9 считывания, затвор 10 одного из которых подключен к,выходу 11 триггера, а затвор 12 другого вЂ” к,стоку И транзистор а.

Запоминающий элемент. работаег следую-щим образом.

Запись информации происходит при совпадении сигналов на управляющих электродах

5 14 и 15 транзистора 7 и поступлении соответству.ощих сигналов запиои «О» и «1» на транзисторы 5 н б. При этом триггер уста навли,hBcTcH:â адно из двух возмоненых с осго я н ий, со отвстст вующее записываемому моду.

10 Считывание осуществляется подачей сигпа;IoB на управляющие электроды 14 и 15 тран-зистора 7 и одновременном разрешения приема информации в приемное устройство цепи считывания (на схеме не показано).

Запоминающий элемент, выполненный па транзисторах со структурой металл-окисел-по20 лу проводник (МОП-траизистарах), содержа-щий триггер, транзисторы записи координатной выборки и два последовательно включенных транзистора считывания, затвор одного из которых подключен к выходу триггера

25 отличающийся тем, что, с целью упрощения схемы управления считыванием, затвор второго транзистора считывания подключен к стоку транзистора координатной выборки.

284044

Васс)поиоВитепьныи

Запись„7

3пписс 0 Ц11ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4/5

Обласвная ти пография Костромского управления по печати,Редактор Семанова .Заказ 7946

Составитель Н. С. Прокофьева

Текрсд T. П. Курилко

Тираж 480

Корректор Л, Б, Бадылама

Подписное

Похожие патенты:

Ячейка памяти // 284042

Патент 284030 // 284030

Запоминающий элемент // 283307

Патент 282417 // 282417

Запоминающий элемент на моп-транзисторах // 277856

Ячейка памяти // 267701

Триггерное устройство // 266838

Патент 262956 // 262956

Запоминающее устройство // 258387

Патент 254564 // 254564

Способ изготовления моноп-ячейки памяти, ячейка памяти и матричный накопитель на ее основе // 2105383

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Накопитель запоминающего устройства // 2106022

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Цепь усиления напряжения для использования в полупроводниковом запоминающем устройстве // 2138085

Изобретение относится к полупроводниковому запоминающему устройству и, в частности, к цепи усиления напряжения (употребляемый здесь термин "цепь усиления напряжения" имеет тот же смысл, что и "усилительная схема", "цепь выработки усиленного напряжения", "однокаскадная усилительная схема с компенсационной обратной связью" и т.д.) для усиления подаваемого от системы питающего напряжения до желательного уровня усиления напряжения

Динамическая ячейка памяти // 2147772

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Способ регенерации для динамических запоминающих устройств с произвольным доступом // 2163035

Изобретение относится к способу регенерации ячеек памяти в динамическом запоминающем устройстве с произвольным доступом и, в частности, к способу, который уменьшает помехи регенерации на напряжении стока динамического запоминающего устройства с произвольным доступом, имеющего КМОП-структуру

Устройство полупроводниковой памяти для достижения высокой производительности и способ расположения в нем сигнальных шин // 2170955

Изобретение относится к устройству полупроводниковой памяти

Генератор накачки с изменяемым числом ступеней // 2172525

Изобретение относится к электронной технике

Запоминающая ячейка статического зупв // 2188465

Изобретение относится к запоминающей ячейке статического ЗУПВ

Схемное устройство с некоторым числом электронных схемных компонентов // 2189082

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние