Параллельный сумматор на феррит-транзисторных модулях

П СА Н И Е 277409

ИЗОБРЕТЕ НИ Я

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Республик

Зависимое от авт. свидетельства №

Заявлено 04.1V.1969 (№ 1317437/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 22.VII.1970. Бюллетень № 24

Дата опубликования описания З.ХI.1970

Кл. 42m, 7/50 комитет по делам изобретений и открытий при Совете Министров

СССР

МП1:, G 06f 7/50

УДК 681.325.54(088.8) Автор изобретения

А. И, Бо,пдырев

Заявитель

ПАРАЛЛЕЛЬНЪ|Й СУММАТОР

HA ФЕРРИТ-ТРАНЗИСТОРНЫХ МОДУЛЯХ

Данное устройство относится к вычислительной технике.

Известны параллельные сумматоры на феррит-транзисторных модулях, содержащие регистры суммы, схемы переноса, вентили. В этих устройствах сигнал с выхода каждого разряда регистра суммы подается в последующий разряд через вентиль на счетный вход триггера, куда подсоединена и шина ввода.

Описываемый сумматор отличается тем, что в нем один счетный вход элемента запрета соединен с шиной ввода, другой непосредственно и через согласующий элемент — со вторым и первым выходами элемента запрета предыдущего разряда регистра сумматора.

Это позволяет повысить быстродействие и упростить устройство.

На фиг. 1 приведена принципиальная схема триггера; на фиг. 2 — блок-схема сумматора.

В схеме на фиг. 1 триггер содержит шесть феррит-транзисторных модулей (ФТМ) . Модули Фт и Ф> являются согласующими. На модулях Фз — Фв выполнен элемент запрета с тремя выходами, в состав которого входят три логические схемы «И», имеющие общий

ФТМ (Ф4) с обмоткой запрета.

Единичный выход 1 используется для реализации функции Р=АВ, где А и  — одноименные разряды слагаемых, Р— импульс переноса; единичный выход 2 — для построения цепи napaллельного переноса, единичный выход 8 — для выдачи результата сложения.

Работа триггера синхронизируется четырьмя последовательными тактами t, — t4.

Арифметическое устройство (АУ) на фиг. 2, состоящее из и + 2 статических триггеров, содержит цепь циклического переноса, шину установки в нуль, шину считывания, и + 1 шину ввода слагаемых и и+ 1 шину выдачи

10 результатов сложения. На схеме изображены: Т, — Т,„, — триггеры — элементы запрета; ЭС вЂ” элемент согласования; 1 — 3 — единичные выходы элемента запрета; 4,5 — счетные входы элемента запрета.

15 Рассмотрим работу АУ на примере сложения двух чисел.

Пусть в АУ записано число 0,01111, к которому необходимо прибавить число 0,00001.

2> Очередное слагаемое подается синхронно с тактом 1з. При поступлении числа 0,00001 на кодовые шины ввода слагаемых триггер младшего разряда регистра АУ переключается, и на его единичном выходе 1 появляется сигнал.

Задержавшись на элементе согласования до прихода очередного такта, этот сигнал поступает в цепь napaллсльного переноса. т. е. на счетный вход 5 триггера второго разряда. При этом опрашивается схема совпадения на мо 0 дулях Ф4 и Фо этого триггера.

277400

Т,+ Т, Шина наФк

Е3инач йиад!

Единцц

ЬаЫг

До прихода числа 0,00001 в единичном состоянии находятся триггеры младших разрядов регистра АУ. Следовательно, на единичном выходе 2 триггера второго разряда появляется импульс, который поступает на счетный вход 5 третьего триггера, но уже минуя элемент согласования. На единичном выходе 2 триггера третьего разряда тоже появляется единица. Она непосредственно воздействует на счетный вход 5 четвертого триггера и так далее до первого триггера, находящегося в нулевом состоянии.

Как было показано, импульс тока, появившийся на единичных выходах 1 и 2, переводит соответствующий триггер в нулевое состояние, т. е. в рассмотренном примере 1 — 4 разряды регистра оказываются в нулевом состоянии, а в пятом разряде записывается единица параллельного переноса.

Результат сложения остается в АУ и может быть неоднократно выдан во внешние устройства по кодовым шинам выдачи числа. В нашем примере сумма равна 00,10000, что полностью соответствует сложению двух чисел

0,01111 и 0,00001 в модифицированном обратном коде.

Если при вводе кода очередного слагаемого импульсы переноса возникают на выходах нескольких разрядов, то процесс распространения импульсов переноса по цепи переносов и приведения триггеров в состояние, соответствующее коду суммы, протекает аналогично процессам, описанным в рассмотренном выше примере.

5 Максимальное время для суммирования двух слагаемых в предлагаемом АУ определяется по формуле

10 где Т, — время поразрядного сложения;

Т,- — время параллельного переноса, так как Т,= Тб — — Т, или Т. = 2Т, где Т вЂ” период любой серии синхронизиру15 ющей частоты.

Предмет изобретения

Параллельный сумматор на феррит-тран20 зисторных модулях с двумя счетными входами и тремя выходами для сложения в модифицированном обратном коде с параллельным переносом, отличающийся тем, что, с целью повышения быстродействия и упроще25 ния устройства, один счетный вход элемента запрета соединен с шиной ввода, а другой непосредственно и через согласующий элемент— со вторым и первым выходами элемента запрета предыдущего разряда. регистра сумма30 тор а.

277409

Фиг. 2

Составитель Г. Н. Круглова

Редактор Б. Б. Федотов Техред Л. Я. Левина Корректор В. И. Жолудева

Заказ 3044(6 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская иаб., д. 4j5

Типография, пр. Сапунова, 2