Двухтактный сумматор параллельного действия
оi о,. .Энам хт:-.нтута",тах .к ческе,1
Л 1. лИотакаМБ
Союз Советских
Социалистических
Республик
275527
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
Заявлено 07.1.1969 (№ 1297453/18-24) с присоединением заявки ¹
Приоритет
Опубликовано ОЗ.VII.1970. Бюллетень ¹ 22
Дата опубликования описания 27.Х.1970
Кл. 42m>, 7/50
Комитет по делам изобретений и открытий при Совете Министров
СССР
МПК G 06f 7/50
УДК 681.325.54 (088.8) Автор изобретения
Б. М. Власов
Заявитель
ДВУХТАКТНЫЙ СУММАТОР ПАРАЛЛЕЛЬНОГО
ДЕЙСТВИЯ
Предложенное устройство относится к области вычислительной техники и предназначено для сложения и вычитания двоичных чисел.
Известны двухтактные сумматоры параллельного действия, содержащие приемный и накапливающий регистры, схемы сквозног переноса, а также цепи передачи из приемного в накапливающий регистр на элементах
«И» и «ИЛИ», в которых используются формирователи-усилители.
Предложенное устройство отличается тем, что в нем выходы элементов «И», соединенных по входам с выходами триггера данного разряда приемного регистра и с шиной прямой или инверсной передачи кода приемного регистра, подключены ко входам элемента «ИЛИ» схемы сквозного переноса предыдущего разряда, причем со входами указанного элемента
«ИЛИ» соединены также выходы элементов
«И», соединенных по входам с выходами триггера предыдущего разряда накапливающего регистра и с шиной разрешения переноса; выход элемента «ИЛИ» соединен со счетным входом триггера данного разряда накапливающего регистра и со входами элементов «И» схемы переноса данного разряда.
Это позволяет упростить схему сумматора.
Схема двух разрядов сумматора показана на чертеже.
Каждый разряд сумматора содержит элементы «И» 1, 2 п «ИЛИ» 8 схемы сквозного переноса, триггер 4 накапливающего регистра, элементы «И» 5, б схемы передачи кода из приемного в накапливающий регистр и триггер 7 приемного регистра. Сумматор содержит также шину разрешения переноса 8, шину 9 прямой и шину 10 инверсной передачи кода приемного регистра.
1о Сумматор работает следующим образом.
Пусть в накапливающем регистре хранится код первого слагаемого, а в приемном регистре записан код второго слагаемого. Числа положительные. В первом такте производится выдача кода числа из триггера 7 приемного регистра на счетный вход триггера 4 накапливающего регистра (сложение по модулю два). Для выполнения этой элементарной операции на шину 9 подается импульс.
20 Если в триггере 7 хранится код единицы, то импульс выдачи через элемент «И» б данного разряда и элемент «ИЛИ» 8 предыдущего разряда поступает на счетньш вход тритгера 4 и устанавливает его в единичное или
2ч нулевое состояние.
Во втором такте на шину 8 подается импульс, разрешающий распространение переноса. Если в данный разряд на элемент «И»
1 из предыдущего разряда поступил перенос, зо а триггер 4 после первого такта установлен в
275527
Предмет изобретения
-! — а разряд - u ро.уряя
Составитель В. В. Игнатущенко
Редактор Л. А. Утехина Корректоры. О. С. Зайцева и Е. Н. Миронова
Заказ 2797/4 Тираж 480 Подписное
Ц1-1ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, 5К-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 единичное состояние, то сигнал переноса по цепи элемент «И» 1 — элемент «ИЛИ» 8 данного разряда поступает на элемент «И» 1 и счетный вход триггера 4 последующего разряда. Если триггер 4 находится в нулевом состоянии, то сигнал сквозного переноса через элемент «И» 1 не проходит.
С помощью элемента «И» 2 в данном разряде может быть выработан перенос в старший разряд. Сигнал переноса будет выработан тогда, когда триггер 4 накапливающего регистра находится в нулевом состоянии, а в триггере 7 приемного. регистра хранится код единицы.
Вычитание кодов производится аналогичным образом, Отличие состоит в том, что в первом такте импульс подается на шину 10, в результате чего производится выдача сигнала с другого плеча триггера приемного регистра.
За счет предложенного схемного соединения логических элементов, каждый разряд сумматора упрощается на один диод и один формирователь-усилитель при сохранении быстродействия известных двухтактных сумматоров.
Двухтактный сумматор параллельного действия, содержащий приемный и накапливающий регистры, схемы сквозного переноса и передачи кода из приемного в накапливающий регистр на элементах «И» и «ИЛИ», отлича)ощийся тем, что, с целью упрощения схемы, выходы элементов «И», соединенных
10 по входам с выходами триггера данного разряда приемного регистра и с шиной прямой или инверсной передачи кода приемного регистра, подключены ко входам элемента «ИЛИ» схемы сквозного переноса предыдущего разряда, причем со входами указанного элемента «ИЛИ» соединены также выходы элементов
«И», соединенных по входам с выходами триггера предыдущего разряда накапливающего регистра и с шиной разрешения переноса; вы20 ход элемента «ИЛИ» соединен со счетным входом триггера данного разряда накапливающего регистра и со входами элементов «И» схемы переноса данного разряда.
