Криогенное запоминающее устройство
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
265)88,Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Кл. 21ат, 37/02
Заявлено 28Х111,1968 (№ 1265522/18-24) с присоединением заявки №
Приоритет
Опубликовано 09.III.1970. Бюллетень № 10
Дата опубликования описания 23Х1.1970
МПК G11с
УДК 681,327.02(088.8) Комитет по делам изобретений и открытий при Совете Министров
СССР ( (И. Д. Войтович 1
Институт кибернетики АН Украинской ССР ."..
Автор изобретения
Заявитель
КРИОГЕННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
Изобретение относится к вычислительной технике.
Известны криогенные запоминающие устройства, содержащие блок хранения информации, подключенный к «единичным» и «нулевым» адресным шинам блока расшифровки адреса. Они недостаточно надежны и технологичны.
Описываемое устройство отличается тем, что, с целью повышения надежности и упрощения технологии его изготовления, оно содержит запоминающие и дешифраторные платы, собранные в плоские блоки, Выходные шины дешифраторных плит выведены с двух сторон, а их соединения с запоминающими платами выполнены внутри блока, например, путем напыления в вакууме.
С целью исключения перекрестных соединений между дешифраторными платами внутри блока и между блоками выходы старших разрядов адреса всех дешифраторных плат содержат по две «нулевые» адресные шины и по одной «единичной», нанесенной между «нулевыми».
На фиг, 1 показана блок-схема устройства.
Запоминающие блоки 1 соединены между собой по разрядным шинам 2 и 3 и адресным шинам 4. Каждый блок состоит из плат двух типов — дешифраторных 5 и запоминающих б.
Дешифраторные платы представляют собой трехтактные дешифраторы для грубой расшифровки адреса по старшим разрядам кода адреса, поступающего по шинам 7 — 12.
5 Запоминающие платы представляют собой числовые линейки 18, на которые нагружены криотронные древовидные дешифраторы 14 с малым числом выходов.
В древовидных дешифраторах расшифровы1О ваются младшие разряды кода адреса, поступающие по шинам 15 — 18. Питание на нужный древовидный дешифратор подается с помощью трехтактного дешифратора, находящегося на соответствующей плате.
15 Система двухступенчатой расшифровки адреса (сначала в трехтактном дешифраторе, а затем в древовидном) сокращает число соединений между дешифраторными и запоминающими платами и увеличивает плотность ком20 поновки запоминающих элементов.
В дешифраторной плате 5 выходные цепи 19 имеются с двух сторон. К ним присоединяк тся запоминающие платы б с половинной разрядностью каждая, что увеличивает быстро25 действие памяти.
Конструктивно дешифраторные и запоминающие платы изготавливаются методом пленочной технологии .на отдельных подложках.
Те и другие |платы технологически одинаковы.
З0 На подложку наносят сверхпроводящий экран, 265188
3 который закрывают изоляционным слоем, затем оловянный рисунок, изоляционный слой и свинцовый рисунок. После индивидуальной проверки и отбраковки дешифраторные .и запоминающие платы монтируют на общем осно- 5 вании и соединения между ними напыляют в вакууме. Полученные таким образом блоки 1 также проходят индивидуальную проверку и отбраковку, после которой происходит сборка запоминающего устройства (ЗУ). При сборке 10
ЗУ, а также самих блоков возникает проблема соединений адресных шин между дешифраторными платами) все остальные соединения просты — однослойные прямые линии) . Поскольку все дишифраторные платы одинаковы, 15 соединить их нужно так, чтобы при заданном коде адреса выбиралась только одна соответствующая ему плата. Следовательно, некоторые из соединений должны быть перекрестными. Такие соединения нетехнологичны. Чтобы 20 их избежать, в предлагаемом устройстве в
lotto> Nстарших разрядах кода ад,реса (N — общее число дешифраторных плат в памяти) кодовые шины делают не двойными (единичная и нулевая), а тройными (одна единичная и две 25 нулевые или две единичные и одна нулевая).
Тогда вместо перекрестных получаются соединения, сдвинутые в одну или другую сторону, как показано на фиг. 1. Изображенное здесь устройство состоит из двух блоков, в 50 каждом из которых имеется по две дешифраторные платы. Следовательно, здесь N = 4 и
1og На фиг. 2 показана принципиальная схема одного блока памяти, приведенного на фиг, 1. Он состоит из трех плат — одной дешифраторной и двух запоминающих, Дешифраторная плата, в свою очередь, состоит из соединенных 40 последовательно кодовых контуров 20 — 21— 22 — 20. На вход 28 этой цепочки подается постоянный ток питания I, деши фратора. Каждый кодовый контур состоит из кодовой ветви 20 — 21 — 22, управляющей выходными крио- 45 тронами, и шунта 20 — 22. В кодовую ветвь включены кодовые криотроны, управляемые импульсами в кодовых шинах (15 — 18, 7 — 12), и вентили 24 выходных криотронов дешифраторной платы. Шунтом является вентиль 25 50 криотрона начальной установки. Показанная на фиг. 2 схема трехтактного дешифратора— не единственная. Она может быть построена и по другим принципам. Запоминающая плата, как следует на фиг. 2, 55 разбита на группы числовых линеек по числу выходов древовидных дешифраторов. Одни концы адресных проводников числовых линеек подключены к выходам древовидных дешифраторов, а другие соединены вместе в точке 26. 60 Между точкой 26 и основанием древовидного дешифратора (точкой 27) включен шунт 27— 28 — 26, состоящий из обходной шины 28 — 26 и вентиля входного криотрона 29. Этот криотрон с целью увеличения быстродействия памяти можно сделать личейным. Так как в данном случае древовидные дешифраторы имеют малое число выходов, то сохраняется периодичность структуры запоминающей платы, что важно для фотолитографической технологии. Запоминающая плата питается от источника постоянного тока 1„, поступающего на вход80. Выходные криотроны дешифраторной платы и выходные сетки запоминающих плат образуют передаточные контуры 81 — 32 — 88 — 84 — 81. Перед началом работы памяти ее очищают. Для этого на вход 85 подают импульс I, начальной установки в дешифраторной плате и одновременно — импульсы на нулевые и единичные разряды той части кода адреса, которая расшифровывается в древовидных дешифраторах (шины 15 — 18). Импульс начальной установки переключает ток питания I„дешифраторной платы в ветви 20 — 21 — 22, а им пульсы в адресных шинах запоминающей платы переключают ток питания 1„в шунты 27— 28 — 26. После очистки память работает в три такта: 1. Запоминание адреса в кодовом контуре На входы 15, 17, 7, 9, 11, или 16, 18, 8, 10, 12 подается код адреса .в виде токовых импульсов. При этом импульсы в шинах 15, 17 или 16, 18 оставляют открытой только одну ветвь во всех древовидных дешифраторах, а импульсы в шинах 7, 9, 11 или 8, 10, 12, закрывая соответствующие вентили кодовых криотронов, переключают ток питания I„в шунты во всех кодовых контурах, кроме выбранного. ll, Считывание и стир ание. В этом такте происходят передача состояния кодового контура трехтактного дешифратора в соответствующую группу числовых линеек и считывание. На вход 86 подается импульс 1, который во всех кодовых контурах, кроме выбранного, проходит преимущественно по вентилям 24 выходных криотронов дешифраторной платы или, что то же самое, по вентилям входных криотронов передаточных контуров. Это,происходит потому, что индуктивность входной ветви 81 — 85 передаточного контура меньше индуктивности выходной ветви 81— 82 — 88 — 84. В выбранном контуре трехтактного дешифратора входной криотрон передаточного контура запирается, вследствие чего ток 1 в этом передаточном контуре:вытесняется в выходную ветвь, запирая таким образом шунт соответствующей группы чисел в запоминающей плате. Так как импульсы кода адреса (во всяком случае той его части, которая расшифровывается в древовидных дешифраторах) еще не сняты, ток питания запоминающей платы переключается в одну числовую линейку, соответствующую заданному адресу. При этом считывается информация, записанная в этой линейке. Информация появляется в виде импульсов напряжения на тех разрядных шинах (2 и 8), где были записаны единицы. В конце этого такта прекращается импульс Iq. 265188 Ш. 3 а п и сь и р ег е н е р а ц и я. Считывание происходит с разрушением информации. Поэтому цикл считывания должен завершаться восстановлением считанной информации в выбранной числовой линейке. Если выполняется команда записи, на место считанной информации необходимо записать новую. В том и другом случаях в те разрядные шины, куда необходимо записать единицы, подаются импульсы разрядной записи 1р. Чтобы информация записалась, необходимо ток питания 1„ выключить из выбранной числовой линейки, причем это следует сделать раньше момента прекращения импульсов 1р. * Для этого одновременно во все адресные шины 15 — 18 подаются импульсы с таким расчетом, чтобы ток IM èç числозой линейки вытеснился в шунт раньше момента прекращения импульсов 1р. Одновременно с записью осуществляется переключение тока питания I во всех контурах дешифраторной платы в кодовые ветви. Для этого на вход 85 подается импульс 1,. Предмет изобретения 1. Криогенное запоминающее устройство, содержащее блок хранения информации, подключенный к «единичным» и «нулевым» адресным шинам блока расшифровки адреса, отличающееся тем, что, с целью увеличения надежности работы устройства и упрощения технологии его изготовления, оно содержит запо1о минающие и дешифраторные платы, собран,ные в плоские блоки, при этом выходные шины дешифраторных плат выведены с двух сторон, а их соединения с запоминающими платами выполнены внутри блока, например пу15 тем напыления в вакууме. 2. Устройство по п. 1, отличающееся тем, что, с целью исключения перекрестных соединений между дешифраторными платами внутри блока и между блоками, выходы старших разря20 дов адреса всех дешифраторных плат содержат по две «нулевые» адресные шины и по одной «единично»>, нанесенной между «нулевыми». 265188 Я И!7 IB6 20 «а«9109 87 3590 Фиг. 2 Составитель В. М. Щеглов Редактор Б. Б. Федотов Техред 3. К. Тараненко Корректор С. А. Кузовенкова Заказ 1617/1 Тираж 480 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, 5К-35, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2! -! |2 1 ! ! t ! ! ! ! 5 а ! Г ! ! 22I ! Г ! ! ! ! 
