Шаговый цифровой экстремальный регулятор

Авторы патента:

G05B11/14 - в которых выходной сигнал является прерывной функцией отклонения от заданной величины, т.е. регуляторы с импульсным регулированием (G05B 11/26 имеет преимущество)

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2674 87

Сйбз Саеетакиз йадиалистическиз

Республие

Зависимое от авт. свидетельства №вЂ”

Кл. 21с, 46/50

42m>, 3/ОО

Заявлено 15.17.1966 (¹ 1070917/26-24) с присоединением заявки №

Приоритет

Опубликовано 07Х.1968. Бюллетень № 16

Дата опубликования описания 5.VI11.1968

МПК G 05f

G 06f

УДК 621-55:621.374 (088.8) Комитет па делам изабретеиий и открытий при Саеете Мииистрае

СССР

Авторы изобретения

Э. Ю. Кюннап и Ю. Г Пуханг

Институт кибернетики АН Эстонской ССР

Заявитель

ШАГОВЫЙ ЦИФРОВОЙ ЭКСТРЕМАЛЬНЫЙ РЕГУЛЯТОР

Известны шаговые экстремальные регуляторы, построенные на базе цифровой техники и содержащие аналого-дискретные преобразователи, запоминающие регистры с сумматорами, элементы совпадения и сравнения и управляющий триггер с исполнительным элементом.

Описываемый регулятор позволяет устранить ненужные шаги исполнительного элемен. та после достижения экстремума за счет увеличения числа отсчетов выходной величины с объекта.

Схема регулятора дана на чертеже.

Выход объекта 1 подсоединен через аналого-дискретный преобразователь 2 и переключатель 8 ко входам запоминающих регистров

4 и 5, выходы которых подсоединены через элементы совпадения б и 7 ко входу сумматора 8. Выход сумматора 8 подсоединен к первому входу сравнивающего элемента 9 и через элемент совпадения 10 вЂ” ко входу дополнительного запоминающего регистра 11, а выход регистра 11 подсоединен ко второму входу сравнивающего элемента 9 и ко входу дискретно-аналогового преобразователя 12. Первый выход сравнивающего элемента 9 подсое динен к первому входу элемента совпадения

18, а его второй выход подсоединен к первому входу элемента совпадения 14. Выход дискретно-аналогового преобразователя 12 подсоединен ко второму входу элемента совпадения 14. Выход счетчика 15 подсоединен через дешифратор lб и звено «НЕ» ко второму входу элемента совпадения 18 и к третьему входу элемента совпадения 14. Выход элемен5 та совпадения 13 подсоединен ко входу управляющего триггера 17, выход которого подключен к первому входу элемента совпадения 18, а ко второму его входу подсоединен выход элемента совпадения 14. Выход элемента сов

10 падения 18 подсоединен ко входу исполнительного элемента 19, ко входу переключающего триггера 20 и к первому входу счетчика

15. Выход переключающего триггера 20 подсоединсп к управлгнощему входу переключа15 теля 8» к первым управляющим входам элементов совпадения б н 7.

Выход командного генератора 21 подсоединен к входу распределителя импульсов 22 (ре20 гистра сдвига), первый выход которого подсоединен к управляющему входу аналого-дискретного преобразователя 2 и ко второму входу счетчика 15, второй выход вЂ” ко вторым управляющим входам элементов совпадения

25 б и 7, третий выход вЂ” к управляющему входу сравнивающего элемента 9, четвертый вЂ” к управляющему входу дискретно-аналогового преобразователя 12, а пятый выход подсоединен к управляющему входу элемента совпадеЗО ния 10.

217487

Работа регулятора

Пусковой импульс от тактового генератора

21 подается в распределитель импульсов 22, который подает его на управляющий вход аналого-дискретного преобразователя 2, и выходная величина объекта в дискретном виде поступает в запоминающий регистр 4 или 5 в зависимости от положения переключателя 8 (положение переключателя зависит от положения переключающего триггера 20). Одновременно содержание счетчика 15 увеличивается на единицу.

После подачи выходной величины объекта в регистр 4 или 5 распределитель импульсов подает серию импульсов на управляющие входы элементов совпадения 6 и 7. В зависимости от положения переключающего триггера 20 либо подается содержание запоминающего регистра 4 в сумматор 8 и вычитается от содержания сумматора 8 содержание запоминающего регистра 5, либо подается содержание запоминающего регистра 5 в сумматор 8 и вычитается от содержания сумматора

8 содержание запоминающего регистра 4.

После этого вычитания распределитель импульсов 22 подает импульс на управляющий вход сравнивающего элемента 9. Если содержание запоминающего регистра 11 и сумматора 8 отрицательное и если при этом содержание счетчика 15 больше единицы, то сравнивающий элемент 9 переключает управляющий триггер 17, после чего распределитель импульсов 22 подает импульс на управляющий вход дискретно-аналогового преобразователя 12. Если содержание дополнительного регистра 11 и сумматора 8 отрицательное и если при этом содержание счетчика 15 больше единицы, то дискретно-аналоговый преобразователь 12 включает исполнительный элемент 19 через элементы совпадения 14 и 18.

Направление шага исполнительного элемента

19 зависит от положения переключающего триггера 20, а длительность шага зависит от содержания запоминающего регистра 11.

Когда исполнительный элемент 19 произведет один шаг, реверсируется переключающий триггер 20, и счетчик 15 устанавливается в нулевое состояние.

После преобразования содержания регистра

11 в аналоговый вид (вне зависимости ог включения исполнительного элемента) распределитель импульсов 22 подает импульс на управляющий вход элемента совпадения 10, и содержание сумматора 8 подается в дополни. тельный регистр 11. После подачи следующего пускового импульса от тактового генератора 21 в распределитель импульсов 22, последний снова подает импульс на управляющий вход аналого-дискретного преобразователя 2 и т. д.

Предмет изобретения

Шаговый цифровой экстремальный регулятор, содержащий два запоминающих регистра с переключателем и сумматором, элементы совпадения, сравнивающий и управляющий элементы, отличающийся тем, что, с целью повышения помехоустойчивости и точности регулятора, в нем установлены переключающий триггер и дополнительный запоминающий регистр, вход которого через элемент совпадения подсоединен к выходу сумматора, выход этого регистра и выход сумматора подключены ко входам сравнивающего элемента, а выход переключающего триггера, подключенндго через элемент совпадения к управляющему элементу, например управляющему триггеру, подсоединен ко входам элементов совпадения, включенных между сумматором и запоминающими регистрами, и ко входу переключателя.

217487

Составитель И, Н. Шувалова

Редактор Т. Г. Горшкова Техред Л. К. Малова Корректоры: Н. И. Быстрова и 3. И, Тарасова

Заказ 2035/2 Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Сдаете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2