Двоичный сумматор с контролем по модулю 3

О П И С А Н И Е 358697

ИЗОБРЕТЕН ИЯ

R АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 08.!Х.1970 (М 1473258/18-24) с присоединением заявки №

Приоритет

Опубликовано ОЗ.Х1.1972. Бюллетень № 34

Дата опубликования описания 14.XI I.1972

М. Кл. G 06f 7/50

G 06(11/10

Комитет по делам лзобретеиий и открытий при Совете тлииистров

СССР

УДК 681.325.5 (088.8) Автор изобретения

Л. И. Шапиро

Заявитель

ДВОИЧНЫЙ СУММАТОР С КОНТРОЛЕМ ЙО МОДУЛЮ 3

Известны двоичные сумматоры с контролем по модулю 3, содержащие разрядные схемы суммирования и схему контроля, в которых осуществляется сложение двоичных чисел с одновременным контролем результата сложения по модулю 3.

Недостатком таких сумматоров является низкая надежность. При возникновении отказа в любой из разрядных схем суммирования сумматор выходит из строя.

С целью исключения этого недостатка в предложенном устройстве производится отключение выходов неисправной разрядной схемы суммирования, код номера которой поступает в сумматор из внешнего устройства управления, и при выполнении суммирования осуществляется выдача сигналов коррекции в цепь формирования разрядов результата и переносов. Сигналы коррекции зависят от информации, вырабатываемой схемой контроля, значения разряда первого слагаемого, соответствующего неисправной разрядной схеме, и от четности номера этой схемы.

Блок-схема предлагаемого двоичного сумматора с контролем по модулю 3 показана на чертеже, где обозначены: первые входы 1, обеспечивающие передачу в сумматор первого и-разрядного слагаемого и его контрольного кода, представляющего собой остаток по модулю 3, вторые входы 2 — передачу в сумматор второго и-разрядного слагаемого и его контрольного кода, схемы суммирования 8, 4 и схема контроля

5 5 по модулю 8, обеспечивающие провер|ку результата сложения и выработку кода сравнения в соответствии со следующим выражением:

Л = (Rr + Яц+) ) mod3, где Л вЂ” код сравнения (О, 1, 2);

Rr, Ртт — контрольные коды операндов;

Яр — код остатка по модулю «3» от результата сложения операндов;

15 схема управления коммутацией б, осуществляющая запоминание кода номера неисправной разрядной схемы сложения, его дешифрацию и выработку сигналов разрешения и запрещения;

2о первые вентили 7, 8; ,вторые вентили 9, 10; третьи вентили 11, 12; четвертые вентили 18, 14; пятые вентили 15, 1б;

25 первые собирательные схемы 17, 18; вторые собирательные схемы 19, 20; первый выход 21, обеспечивающий выдачу сигнала переноса из старшего (n-ro) разряда сумматора (для сумматоров, требующих на30 личия цепи циклического переноса, этот вы358697 ход соединяется со входом младшего разряда сумматора); вторые выходы 22, предназначенные для выдачи .из сумматора и-разрядного кода результата сложения; третий выход 28, предназначенный для выдачи сигнала «отсутствие ошибки»; третьи входы 24, обеспечивающие передачу в сумматор кода номера неисправной разрядной схемы суммирования; схема коррекции 25; третья собирательная схема 2б.

Схема коррекции 25 предназначена для выработки сигналов коррекции в зависимости от кода сравнения, четности номера неисправной разрядной схемы суммирования и значения разряда первого слагаемого, соответствующего неисправной разрядной схеме суммирования. Сигналы коррекции суммы (d ) и переносов (d ) формируются согласно следующим выражениям:

d,=Ь, d yЛ,.Р,yA,p 1г: о 4 V 1 V г 1с ь где Ар, Л, Ag — коды сравнения, соответственно равные О, 1, 2;

d; — значение i-,ãî разряда первого слагаемого, соответствующего i-й неисправной разрядной схеме суммирования;

Р; — код четности номера неисправной разрядной схемы суммирования (0 — четный номер, 1 — нечетный номер).

Для выполнения операции сложения двух и-разрядных двоичных чисел коды этих чисел через первые 1 и,вторые 2 входы сумматора поступают в разрядные схемы суммирования 8, 4. Одновременно контрольные коды первого и второго операндов через первые 1 и вторые 2 входы сумматора проходят на вторые и третьи входы схемы контроля 5.

В результате выполнения поразрядного сложения на выходах разрядных схем суммирования формируются сигналы суммы и переноса. В отсутствие отказов в сумматоре схема управления коммутацией б формирует на своих первых выходах сигналы разрешения, которые поступают на вторые входы первых вентилей 7, 8 и вторых вентилей 9, 10, а на вторых выходах — сигналы запрещения, которые проходят на вторые входы третьих вентилей 11, 12, четвертых вентилей 18, 14 и первые входы пятых вентилей 15, lб. При этом сигналы поразрядной суммы и переносов с выходов разрядных схем 8, 4 через открытые первые вентили 7, 8 и вторые вентили 9, 10 проходят соответственно на первые входы первых 17, 18 и вторых 19, 20 собирательных схем. Сигналы переносов с выходов вторых собирательных схем (кроме 20) поступают на входы разрядных схем суммирования 8, 4, а с выхода второй собирательной схемы 20— на первый выход 21 сумматора. В результате сложения поразрядных сумм с переносами на выходах разрядных схем суммирования 8, 4, 5

15 го

Зо

4 соединенных со входами первых вентилей 7, 8, формируется код результата, который через первые собирательные схемы 17, 18 переходит на вторые выходы 22 сумматора и на первые входы схемы контроля 5. Схема контроля 5 осуществляет проверку правильности образования кода результата и при нормальном функционировании сумматора вырабатывает сигнал «отсутствие ошибки», который поступает на третий выход 28 сумматора. При обнаружении схемой контроля 5 ошибки, возникшей в результате отказа какой-либо из разрядных схем суммирования 8, 4, внешнее устройство управления производит локализацию неисправности с точностью до разрядной схемы суммирования, а затем выдает на третьи входы 24 сумматора код номера этой схемы суммирования. В результате поступления кода в схему управления коммутацией б она выдает на один из первых выходов сигнал разрешения, а на один из вторых выходов— сигнал запрещения. На всех остальных первых и вторых выходах сигналы остаются прежними. При этом закрывается один из первых вентилей 9, 10 и открывается один из третьих вентилей 11, 12, один из четвертых вентилей 18, 14 и один из пятых вентилей 15, lб, соответствующие неисправной разрядной схеме суммирования.

Операция сложения происходит следующим образом. После каждого сложения схема контроля 5 производит проверку результата, определяет величину ошибки в остатках по модулю 3 и в зависимости от кода сравнения выдает с первого, второго или третьего выхода сигнал. Если ошибка равна «0», то сигнал образуется на первом выходе схемы контроля 5, если ошибка равна «1», то — на втором выходе, и если ошибка равна «2», то — на третьем выходе. В зависимости от кода сравнения, четности номера неисправной разрядной схемы суммирования 8, 4 и значения разряда первого слагаемого, соответствующего неисправной схеме суммирования, схема коррекции 25 вырабатывает сигнал коррекции на первом или втором или одновременно,на обоих своих выходах. Признак четности номера неисправной разрядной схемы суммирования, соответствующий значению младшего разряда кода номера этого разряда, поступает на четвертый вход схемы коррекции 25 с третьего выхода схемы управления коммутацией б.

Если схема контроля 5 сформировала сигнал на первом выходе, то он проходит на третьи входы пятых вентилей 15, lб. На вторые входы, пятых вентилей 15,1б подается код первого слагаемого.

Если неисправной разрядной схеме суммирования соответствует «1» в разряде первого слагаемого, то а выхода соответствующего пятого вентиля (15, lб) на один из входов третьей собирательной схемы 2б поступает сигнал, который проходит на первый вход схемы коррекции 25. В результате эта схема вырабатывает на первом и втором выходах сиг358697 палы коррекции, которые через соответствующие третьи 11, 12 и четвертые 18, 14 вентили, открытые сигналами разрешения с выходов схемы управления коммутацией б, проходят на входы одной из первых 17, 18 и вторых 19, 20 собирательных схем. При этом происходит коррекция кода переноса и суммы и на вторых выходах 22 сумматора формируется правильный код результата.

Если неиспраьн ой разрядной схеме суммирования соответствует «0» в разряде первого слагаемого, то ни на один из входов третьей собирательной схемы 2б сигнал,не поступает с выходов пятых вентилей 15, 1б, и коррекция результата сложения не происходит, так как результат был правильным.

Если схема контроля 5 сформировала сигнал на втором или третьем выходе, то в зависимости от признака четности, поступающего из схемы управления коммутацией б, схема коррекции 25 вырабатывает сигнал коррекции или на первом выходе, или на втором.

Если сигнал коррекции формируется на первом выходе, то он проходит через один из третьих вентилей 11, 12, открытый сигналом разрешения со схемы управления коммутацией б, на вход одной из первых собирательных схем 17, 18. При этом происходит коррекция результата сложения. Если сигнал коррекции формируется на втором выходе, то он проходит через один из четвертых вентилей 18, 14, открытый сигналом разрешения со схемы управления коммутацией б, на вход одной из вторых собирательных схем 19, 20. При этом происходит коррекция кода переносов и, как следствие этого, коррекция результата сложения, код которого поступает на вторые выходы 22 сумматора.

Предмет изобретения

Двоичный сумматор с контролем по модулю 3, содержащий и схем суммирования и схему контроля по модулю 3, отличающийся тем, что, с целью повышения надежности ра5

З0

6 боты, в него введены схема управления коммутацией, схема коррекции, вентили и собирательные схемы; выход суммы схемы суммирования i-ro разряда соединен с первым входом первого вентиля данного разряда, выход переноса схемы суммирования -го разряда соединен с первым входом второго вентиля да нного разряда, второй вход которого соединен со вторым входом первого вентиля и с

i-м выходом схемы управления коммутацией; выходы первого и второго вентилей i-го разряда соединены соответственно с первыми входами первой и второй собирательных схем

i-ro разряда, вторые входы которых подключены к выходам третьего и четвертого вентилей l.-lo разряда; первый вход третьего вентиля каждого разряда соединен с первым выходом схемы коррекции, второй выход которой соединен с первым входом четвертого вентиля каждого разряда; второй вход четвертого вентиля i-го разряда соединен со вторым входом третьего вентиля, со вторым i-м выходом схемы управления коммутацией и с первым входом пятого вентиля i-го разряда, второй вход которой соединен с первым входом i-й схемы суммирования; третьи входы пятых вентилей всех разрядов соединены с первым выходом схемы контроля по модулю 3; выход пятого вентиля каждого разряда соединен с соответствующим входом третьей собирательной схемы, выход которой соединен с первым входом схемы коррекции, второй и третий вход которой соединены соответственно со вторым и третьим выходами схемы контроля по модулю 3, а четвертый вход подключен к третьему выходу схемы управления коммутацией; выход первой собирательной схемы каждого разряда соединен с соответствующим входом схемы контроля по модулю 3, вторые и третьи входы которой соединены с соответствующими первыми и вторыми входами схем суммирования; выходы вторых собирательных схем всех разрядов, кроме п-го, соединены со входами переноса соответствующих схем суммирования.

358697 т z

Составитель И. Долгушева

Техред Т. Ускова

Корректор 3. Тарасова

Редактор Л. Утехина

Типография, пр. Сапунова, 2

Заказ 3962/13 Изд, Ко 1695 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-ЗЬ, Раушская наб., д. 4/5