Десятичный сумматор

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

3 ависимое от авт. свидетел ьс гв а ¹â€”

Заявлено 03.Х1.1969 (№ 1372525 18-24) с присоединением заявки ¹

Приоритет—

Опубликовано 10.Vill.1972. Бюллетень № 24

Дата опубликования описания 14.1Х.1972

I> К1 G 06f 7 50

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325.55(088.8) Авторы изобретения

В. И. Громов и Г. В. Касенков

Заявитель

ДЕСЯТИЧНЫЙ СУММАТОР

Изооретоние относится к области автоматики и .вычислительной Tpxaики.

Известен десятичный суо!х!атор, выполненный на магнитных элеменгах с распределениcII ToIwa, содерхкащи)! Bcn01toI BTc;Ibный Il накапливающий регистры, обмотки записи которых соединены по схгме пресоразовате.1я двоичного кода в десятичный.

Предложенный сумматор отличается тем, что в нем обмотка распределения элемента первото разряда вспомогательного ргпистра соединена с началом обмоток записи регистра результата, обмотка распределения элемента и-iso разряда, вспомогательного регистра связана с началом обмото за,писи регистра .резу;IbTBTB со сдвигом на л — 1 разряд в cTîðîну старших разрядов причем в .целях формирован)ия переноса обмотки распределения вспомогательного регистра соединены с оомотками зат)иси регистра результаTB действия через обмотки заиис)1 игре)!осов. Кои,цы обмоток 33ииси реп)стра ргзультата подключенl.! к началу Оолlоток j;аciipгдслгиит1 liакапливающе! о реп.) стра, и обмопки р3спределеиия регистра результата связаны с оомотками записи накапл!гвающе) о регистра.

Зто позволяет поьысить быстродействие сумматора.

IIa чертеже показана схема сумматора.

Десятичный сумматор построении на трех

2 однородных матрицах, представляющих собой вспомогательный регистр 1, регистр 11 результата действия и накапливающи)! регистр

III, собранный на магнитных серде никак I, 2,,3,..., 10; 11 — 15,..., 22; 23; 24, 25,..., 82.

Первоначально ио входу 38 происхгд)п подготовка, а по входам 84 и 35 запись чис13 (на чертеже показана за)вись кода «2 и

5») в вспомогательный и накапл)гвающи)! peto гистры по обмоткам 11" „, и 1Г„, соответственно.

После записи в регистры иа вход 86 приход1!т импу,lbc сложения, которl lи распространяется по цепям распределения 37, 88,... !

5 45 в зависимоcT)t от содержимого вспомогательного реп«стра, производит запись результата по обмоткам Г.,„в регистр результата действия и проход. !т в одну 1)з испей 47,..., 56 обмоток распредглсииз) Г„„пака)плизающего

20 pct истра в зависихlос1 и 0Т с! О содгрхкаиия.

11ричгм сердечники 1 — 1О, 13- 82 прях)гllslcмых регистров несут соотacTcl BL 11::о информацию о числах 0 — -9, 3 сгрдгч)инки 1!, 12 храn5tT ииформаци)о о переносе иlи его отсутст25 вии.

Считывание информации с десятичного сумматора происходи г по обмоткам 111) „„, .импульсом по входу 57, который переписывает результат действия в накопительный рег)встр. зо Следующим тактом по входу 58 информация

347757

15 регенерируется в регистре результата действия при отсутствии переноса в младшем разряде:путем перезаписи инфор мацин с накопиTcëüIIoão р«гл«тра,в регистр результата дейcTBIlH, ll, Ill гк«1IIII«rом Hо входу 59 и сходит ув«ли I«IIII« IIIIiI))opAI3illIIH на одну «диницу в регистр«результата действ ил при наличии переноса в младшем разряде.

П|ри сложении двух чисел, при которых возникает перенос, импульс операции по входу. 86 раен ределяет ся в одну из цепей 60,...

68, проходя по обмоткам W,,„çàïèñè переносов сердечн икоB 11, 12, записывает ин формацию о наличии,пере носа, которая считывается следующим тактом по входу. 69, причем импульс считывания, прсшедш ий по обмотке считывания переносов W,„„,ñåðäå÷íiHêà П, характеризует наличие переноса, а по обмотке считывания переносов сердечни1ка 12-его отсутствие. В;предложенном сумматоре осуществляется операция преобразования прямого кода в обратный, Эта операция реализуется подачей пары импульсов по входам 57 и 70, в резуль- тате чего происходит сначала передача содержимого регистра результата действия в накопительный регистр и далее обратная передача инвент ированного зна чения в регистр результата действия.

Рассмотр им пример реализации суммы чисел 1 11 9, первое из которых после подгoToBIKH регистров по входу 88 записывается,по входам 84 во вспомогательный регистр I, второе по входам 85 — в накопительный peirHcrp III.

В результате записи «1» во вспомогательном pelllcTpe 1 серде гник 2 находится в сосгоян ии. положительной индукции и его îомотка распределения представляет малое сопротивление для считывающего импульса. В аналогичном состояниями находится сердечник

82 накопительно-îрегистра,,тогда ток считыва ния с входа 86 распред«ляется по цепям 88, 60, 56 H далее на отрицательную шину источника питания. Проходя по этому пути, ток считы вания перематничивает в состояние по20

4 ложительной индукции сердечник 12 наличия переноса и сердечник 18 значения «0» perHicTра II.

В следующем такте по входу 57 происходит считывание информации и перезапись ее в накопительный регистр III. Сразу по входу

69 вспомогательным тактом считыва«тся ключ переноса на сердечнпках 11, 12, импульс которого приходит на вход 58 старшего разряда при.отсутствии переноса и на вход 59 при наличии переноса. В первом случае происходит неискаженная передача содержимого накопительного реги стра в регистр II результата действия, во втором случае — увеличение информации по входу 59 на одну единицу по сравнению с,предыдущей..В таком состоян ии схема готова к новому циклу работы, Предмет изобретения

Десятичный сумматор, выполненный на магнитных элементах с распределением тока, содержащи и вспомогательный и накапливающий регистры, обмотки зап иси которых соединены по схеме преобразователя двоичного кода .в десятичный, и связанный с ними регистр результата, отличающийся тем, что, с целью повышения быстродействия, в нем обмотка распределения элемента первого разряда вспомогательного регистра соединена с началом обмоток записи регистра результата, обмотка распределения элемента и-ro разряда вспомогательного регистра соединена с началом обмоток записи регистра результата со сдвигом на и — 1 разряд .в сторону старших разрядов, причем в цепях формирования переноса обмотки распределения вспомогательного регистра соединены с обмотками записи регистра результата через обмотки зап иси переносов, концы обмоток записи реги стра результата соединены с началом обмоток распределения накапливающего регистра, и обмотки распределения регистра результата соединены с обмотками запнси накапливающего регистра.

347757

11 12 13 14 15 22

23 10

Ьн

Составитель И. Н. Горелова

Текред T. Ускова

Редактор T. Рыбалова корректор Е Исакова

Загорская типография

Заказ 3990 Изд, Р<> 1 143 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений н открытий при Сонете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/3

Десятичный сумматор Десятичный сумматор Десятичный сумматор 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх