Устройство для декодирования двоичных кодов
335690
Союз Советских
Социалистических
Республик
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
Заявлено ЗО.Ч1.1970 (№ 1453269/18-24) с присоединением заявки №
Приоритет
Опубликовано 11.1Ч.1972. Бюллетень,¹ 13
Дата опубликования описания 18.V.1972
М. Кл. G 061 11110
Комитет по делам изобретений и открытий при Совете Министров
СССР
УДК 681.326 7(088.8) Авторы изобретения
Д. В. Цискаридзе, H. Н. Чачхиани и И. М. Бояринов
Ордена Ленина институт проблем управления (автоматики и телемеханики) Заявитель
УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ ДВОИЧНЫХ КОДОВ
Изобретение относится к области техники связи и вычислительной техники.
Известны устройства для декодирования двоичных циклических кодов Хэмм инга, исправляющих одиночные ошибки, содержащие регистры сдвига, сумматор по модулю 2 и логические элементы.
Недостатками таких устройств являются аппаратурная избыточность и сложность базисных элементов.
Цель изобретения — повышение надежности и упрощение схемы устройства.
Предлагаемое устройство дает возможность исправить единичную ошибку самого устройства при выдаче информации с выходного разряда регистра сдвига.
Декодирующая способность устройства основывается на использовании произвольного проверочного соотношения циклических кодов
Хэмминга, имеющего вид: к ® а; 1т,=О, где ® — означает суммирование по модулю два, а а;; h,=О; 1.
Кодовый вектор циклического кода (2" — 1, 2 — т — 1) содержит серию из нулей, имеющих длину не более, чем т — 1.
На чертеже приведена функциональная схема предлагаемого устройства для двоичных кодов Хэмминга.
Устройство для декодирования двоичных кодов Хэмминга содержит сдвигающий регистр 1, блок контрольной проверки 2, логический блок 3 и корректор 4. Логический
5 блок 3 содержит триггер фиксаций ошибки 5, логическую схему «И» б, логическую схему
«ИЛИ вЂ” НЕ» 7 и цепочку элементов задержки 8.
Сдвигающий регистр 1 соединен со входа10 ми блока контрольной проверки 2, выход которого соединен со входом логического блока 3. Выход последнего соединен с одним входом корректора 4, ко второму входу которого подключен выход второго разряда сдвигзю15 щего регистра 1. Выход корректора 4 соединен со входом первого разряда регистра 1.
Вход логического блока 3 подключен ко входам триггера фиксаций ошибки 5 и це20 почки элементов задержки 8. Единичный выход триггера фиксаций ошибки 5 подключен к первому входу схемы .«ИЛИ» 6. Выходы цепочки элементов задержки 8 подключены ко входам схемы «ИЛИ вЂ” HE» 7, выход которой
25 подключен ко второму входу схемы «И». Выход схемы «И» служит выходом блока 3.
Входами предлагаемого устройства являются входы сдвигающего регистра 1, а выходом служит выход первого разряда этого реги30 стра.
1
Выход 1
Составитель В. Крылова
Техред Т. Курилко
Редактор Л. Утехина
Корректор О. Тюрина
Заказ 1295!9 Изд. № 456 Тираж 448 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, 7К-35, Раугвская наб., д. 4!5
Типография. пр. Сапунова, 2
Рассмотрим работу предлагаемого устройства для канала связи, в котором возможны одиночные ошибки.
Принимаемая последовательность символов поступает на регистр сдвига 1, после чего начинается выработка контрольной проверки в блоке контрольной проверки 2. Если на выходе блока контрольной проверки 2 появляется О, то значит, что символы, входящие в контрольную проверку, верны и содержимое сдвигающего регистра 1 сдвигается на один разряд. Если в течение т сдвигов на выходе блока контрольной проверки 2 вырабатывается сигнал, равный нулю, это значит, что принимаемая последовательность из канала связи не содержит ошибку и предлагаемое устройство заканчивает работу.
В случае, когда на 1-ом сдвиге, где 1 т, на выходе блока контрольной проверки 2 сигнал принимает значение 1, это значит, что произошла ошибка и она фиксируется триггером фиксаций ошибки 5 блока 8.
Исправление ошибки происходит следующим образом. иногда на входе логического блока 3 появляется не меньше чем т — 1 число смежных нулей, то через цепочку элементов задержки 8, схемы «И» б и схемы «ИЛИ—
НЕ» .7 блока 8 вырабатывается корректирующий сигнал, который подается на вход корректора 4. На другой вход корректора 4 подается искаженный сигнал с выхода второго разряда регистра 1. В корректоре 4 происходит суммирование по модулю два корректиру5 ющего и искаженного сигнала, и на выходе корректора 4 появляется исправленный сигнал, который заносится к первый разряд регистра 1.
10 Предмет изобретения
Устройство для декодирования двоичных кодов, содержащее регистр сдвига, соединенный с блоком контрольной проверки, сумма15 тор по модулю 2, схемы «ИЛИ вЂ” НЕ», «И», отлича ощееся тем, что, с целью повышения надежности, в него дополнительно введены триггер и линия задержки, причем выход бло«а контрольной проверки соединен со входом
20 триггера и входом линии задержки, выходы линии задержки соединены со входами схемы
«ИЛИ вЂ” НЕ», выход который соединен с одним входом схемы «И», другой вход которой соединен с выходом триггера, выход схемы
25 «И» соединен с одним входом сумматора по модулю 2, другой вход которого соединен с выходом второго разряда регистра сдвига, а выход — со входом первого разряда регистра сдвига.
