Одноразрядный cy.iumatop
СП ЙСАНИЕ
ИЗСБРЕТЕЙ Ия
К АВТОРСКОМУ СВИДЕ1 ЕЛЬС1 ВУ
Союз Советских
Социалистических
Республик
М.Кл. С 06f 7/50
Зависимое от авт. свидетельства ¹â€”
Заявлено 29.I V.f 970 (№ 1437652/18-24)
C 11pIICîñ,ilfli(H Il(: i . >,i ii . Й
Приоритет—
Опубликовано 21 f f 1.1972. Бюллетень Л 11
Дата онубликоганпя описания 7Х1,1972
Комитет по делам изобретений и открытий при Совете Министров
СССР
УДК 681.325.538(088.8) Вс-i ОЮЗН,с,,у
Авторы изобретения
Б. M. Мансуроь, Я. Д. Мартыненко, Р, Г. Талиоов и В. И. Горячев
Заявитель
ОДIIОРАЗРЯД11ЫЙ СУММА1 ОР
Изобретение относится к области вычислительнои техники.
Известны од поразрядные сумматоры, содержащие два полусумматора на включенных по двухъярусной схеме транзисторах с loIlO;Iняющей симметрией.
Предложенный сумматор, отличается тем, что в нем управляющие входы пар транзисторов и-типа первого яруса объединены в обоих полусумматорах с управляющими входами пар транзисторов р-типа второго яруса; управляющие входы пары транзисторов и-типа второго яруса первого полусумматора соединены соответственно с одним из его выходов и с одним из управляющих входов второго полусумматора, а также с выходом источника инверсного сигнала одного из слагаемых; об.ьединенные управляющие входы первого полусумматора подключены к выходам источников инверсных сигналов второго и третьего слагаемых; свооодный управляющий вход второго по.тусумматора соединен с выходом источника прямого сигнала одного из слагаемых, а его выход подключен к выходному зажиму сигнала суммы; второй выход первого полусумматора соединен с выходным зажимом сигнала переноса.
Это позволило снизить потребляемую мощность и уменьшить число информационных входов.
На чертеже представлена прин.снпнальная схема устройства.
Сумматор состоит нз двух полудммагоро с двухъярусным включением пар транзистороп, ооъединенных по стокам и истокам. В первом ярусе первого полусумматора включена пара транзисторов и-типа 1 и 2, в левой половине второго яруса первого полусумматора включена пара транзисторов р-типа т и 4, lp а в правой половине второго яруса первого полусумматора включена пара транзисторов и-типа 5 и 6. В первом ярусе второго полусумматора включена пара транзисторов тг-типа 7 и 8, а во втором ярусе второго полусумматорп
15 включена пара транзисторов р-типа 9 и 10.
Два входа левой половины полусумматора служат входами инверсных значсипй двух слагаемых (а и в), а .выход левой половины полусумматора связан с одним из входов па"p ры транзисторов тт-типа 5 и 6 второго яруса правой половины полусумматора ti с одн1 м из входов второго полусумматора. Второй вход пары транзисторов и-типа 5 и 6 второго яруса правой половины полусумматора служит
25 входом, инверсного значения третьего слагаемого с, а второй вход второго полусумматора служит входом прямого зпачення третьего слагаемого с. Выход правой половины полусумматора является выходом переноса сумаО матора Р, а выход второго полусумматора—
333555
Таблица! 1
¹ и
1 ) с j3
Пр едм ет изобретения
Составитель А. Маслов
Текред 3. Тараиеико
Корректор Т, Бабакина
Редактор Б. Наикина
Заказ !958 Изд. № 440 Тираж 448 Подписиод
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров С< СР
Москва, )К-35, Рауьиская наб., д. 4/5
Загорская типография
3 выходом суммы сумматора S, Транзисторы 11, 12 и 13 схемы являются нагрузочными, вместо них могут быть включены резисторы, Работа схемы должна соответствовать таблице истинности сумматора, Рассмотрим пример, когда схема работает в соответствии со строкой 6 таблицы. В этом случае на вход инверсного значения слагаемого а будет подан низкий уровень, соответствующий «нулю», а на вход инверсного значения слагаемого в — высокий уровень, соответствующий «единице». Транзисторы 2 и, > окажутся открытыми на выходе М будет низкий уровень, который закроет транзистор 5.
Так как и на вход инверсного значения слагаемого с также подается низкий уровень, на выходе переноса образуется высокий уровень, соответствующий «единице».
Низкий уровань на выходе М вызовет отпирание транзистора 9, а высокий уровень, подаваемый на вход прямого значения слагаемого с — отпирание транзистора 8. Откроется путь току через транзисторы 9 и 8, и на выходе суммы образуется низкий уровень, соответствующий «нулю».
4.
Рассмотрим другой пример, соответствующий,строке 8 таблицы. На входах схемы— слагаемые а = «1», в = «1», с = «1», необходимо получить S = — «1», P =- «1». Так как
5 транзисторы 1 и 2 будут закрыты, образуются высокие уровни ыа выходе переноса P н на выходе М, т. е. Р = «1». Высокие уровни на выходе М и на входе прямого значения слагаемого с вызовут запирание транзисторов 9
Ið и 10, и на выходе суммы S образуется высокий уровень, т. е. S = «1».!
5 Одноразрядный сумматор, содержащий два полусумматора на включенных по двухьярусной схеме транзисторах с дополняющей симметрией, отличающийся тем, что, с целью снижения потребляемой мощности и уменьше20 ния числа информационных входов, в нем управляющие входы пар транзисторов и-типа первого яруса объединены в обоих полусумматорах с управляющими входами пар транзисторов р-типа второго яруса; управляющие
25 входы пары транзисторов и-типа второго яруса первого полусумматора соединены соответственно с одним из cro выходов и с одним из управляющих входов второго полусумматора, а также с выходом источника инверсного снг30 нала одного из слагаемых; объединенные управляющие входы первого полусумматора подключены к выходам источников инверсных сигналов второго и третьего слагаемых; свободный управляющий вход второго полусум35 матора,соединен с выходом источника прямого сигнала одного из слагаемых, а его выход подключен к выходному зажиму сигнала суммы; второй выход первого полусумматора соединен с выходным зажимом сипнала переноса.
