Сумматор параллельного действия

ОЛИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

35l2I4

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

М. Кл. G 06f 7/50

Заявлено 29Х1.1970 (№ 1455442/18-24) с присоединением заявки №

Приоритет

Опубликовано 13.1Х.1972. Бюллетень №. 27

Дата опубл икования описания 25.IX.1972

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325.54(088.8) Автор изобретения

Б. М. Власов

Заявитель

СУММАТОР ПАРАЛЛЕЛЬНОГО ДЕЙСТВИЯ

Изобретение относится к области цифровой вычислительной техники и может быть использовано в арифметических устройствах электронных цифровых вычислительных машин.

В известных двухтактных сумматорах параллельного действия для выполнения операций сложения (вычитания) предусмотрены логические элементы для передачи прямого и обратного кодов на счетный вход накапливающего регистра, а также для формирования сигналов поразрядного и сквозного переносов. B каждом двоичном разряде этих сумматоров необходимо иметь три элемента «И» и два элемента «ИЛИ». Такой объем оборудования в каждом разряде приводит к усложнению сумматора и снижает надежность его работы.

Цель изобретения — упрощение сумматора и повышение надежности его работы.

Это достигается тем, что в нем шина сложения каждого разряда подключена к входу логического элемента «И», выход которого соединен с входом логического элемента

«ИЛИ» старшего разряда.

На чертеже приведена схема двух разрядов сумматора параллельного действия.

Каждый разряд содержит: логические элементы «И» 1 и 2; триггер 8 накапливающего регистра, логический элемент «ИЛИ» 4, логический элемент «И» 5„триггер 6 приемного регистра, логический элемент «И» 7.

В состав сумматора также входят: шина 8

5 разрешения выдачи кода накапливающего регистра на числовые шины, шипа 9 сложения, шина 10 разрешения выдачи кода из приемного регистра, шина 11 разрешения приема кода в приемный регистр с числовых шпн, 10 числовые шины 12.

Единичный выход триггера 8 подключен к одному входу логического элемента «И». Второй вход этого элемента связан с шиной 8 резрешеппя выдачи кода, Нулевой выход трпг15 гера накапливающего регистра подключен к одному входу логического элемента «И» 2, второй и третий входы которого соединены с шиной 9 сложения и единичным выходом триггера 6 приемного регистра. Выход логи20 ческого элемента «И» 2 подсоединен к одному входу логического элемента «ИЛИ» следующего разряда. К другому входу логического элемента «ИЛИ» 4 подключен выход логического элемента «И» 5, соединенный по входам

25 с шиной 10 разрешения выдачи кода из приемного регистра и единичным выходом триггера приемного регистра. Выход логического элемента «ИЛИ» 4 соединен со счетным входом триггера 8 накапливающего ре30 гистра.

351214

К «единичному» входу триггера б приемного регистра подключен выход логического элемента «И» 7, соединенный по входам с шинами!1 и 12.

При выполнении операции сложения сумматор работает следующим образом.

Пусть в накапливающем регистре в триггерах 3 хранится код первого слагаемого, а в приемный регистр занесено второе слагаемое.

Оба числа положительные.

По первому временному такту осуществляется операция сложения по модулю два.

Для этого»а шину N подается импульс. Если в триггере б любого разряда хранится код единицы, то элемент «И» 5 этого разряда открыт и на счетный вход триггера 3 поступает импульс, который производит инвертирование этого триггера.

Далее выполняется операция наложения кодов первого и второго слагаемых. Для этого на шины 8 и 11 одновременно подаются импульсы. В приемном регистре получается результат пало>кения двух кодов (логическое сложение) .

На входах триггеров регистров имеются элементы временной задер>кки импульсов (на схеме они не приведены).

Для формирования окончательного результата сложения на шину 9 подается импульс сложения. Если триггеры какого-либо разряда накапливающего и приемного регистров после первого временного такта находятся в состоянии 01 («Q» хранится в триггере накапливающего регистра, а «1» — в триггере приемного регистра), то в этом разряде вырабатывается перенос в старший разряд. Формирование переноса осуществлястся с помощью логического элемента «И» 2. Импульс сложения, поступающий на шину 9, по цепи логических элементов «И» 2, «ИЛИ» 4 проходит на счетный вход триггера 3 ст",ðøåãî разряда и устанавливает его 3 нулевое или единичное состояние. Если импульс сложения устанавливает триггер 3 в нулевое состояние, из этого разряда вырабатывается сигнал переноса в следующий разряд. Когда же триггер 3 сигналом переноса устанавливается в единичное состояние, то перспос в старший разряд не вырабатывается.

5 После распространения сигнала переноса из младших разрядов в старшие в накапливающем регистре формируется результат суммирования двух чисел, первоначально расположенных в накапливающем и приемном

10 регистрах, а в приемном регистре хранится результат логического сложения первого и второго слагаемых.

Операция вычитания выполняется аналогично операции сложения. Отличие в выполнении

15 этих операций состоит лишь в том, что до первого временного такта на счетный вход триггеров приемного регистра подается импульс, который инвсртирует код приемного регистра. Для упрощения чертежа эта схема

20 не приводится.

Таким образом, предло>кенный сумматор обеспечивает выполнение операций сложения и вычитания при сокращении оборудования по сравнению с известными устройствами. Для

25 его построения требуется только два элемента

«И» и один элемент «ИЛИ». Логические элементы «И» 1 и 7 используются во всех сумматорах, если осуществляется параллельный прием кодов с числовых шин в приемный ре30 гистр и выдача кода из накапливающего регистра на числовые шины.

Предмет изобретения

Сумматор параллельного действия, содер35 >кащий приемный триггерный регистр, единичный выход каждого разряда которого соединен через логические элементы «И» и «ИЛИ» со счетным входом соответствующего разряда накапливающего триггерного регистра, отли40 чаю цийся тем, что, с целью упрощения и повышения надежности работы сумматора, в нем шина сложения каждого разряда подключена к входу логического элемента «И», выход которого соединен с входом логическо45 го элемента «ИЛИ» старшего разряда.

351214

Состззитс.-, А. Жсрепов

Текред Е. Борисова

Корректор 3. Тарасова

Редактор И. Грузова

Типосрз< ist, n ). Сзпмиозз, 2

Заказ 3050/11 Изд. М 1258 Тирикк 40G Подписное

ЦНИИПИ Комитета но делим изооретснк! и открытий нри Совете Министров СССР

; 10 l