Осегсоюзная1,- т • >&' •' i' л .. v' •'';! с li' и' [!. i_r::i.u-llaii:i it hftfгыр.пиг>&^гца

0 Д g (: Д Н И g 3I42IO

ИЗОБРЕТЕН ИЯ

Саки Соеетския

Сециалис)нческив

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹â€”,ЧПК С 06g 7/14

Заявлено 01.XI I.1969 (№ 1383100/18-24) с присоединением заявки ¹---Приоритет—

Опубликовано 07.IX.1971. Бюллетень № 27

Дата опубликования описания 27.XII.1971

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.335.413 (088.8) Авторы изобретения

С. Ф. Панасенко, П. В. Рябоконь и Э. А. Севастьяповт —— а ссоюзн,я

Заявитель

ЧАСТОТНО-ИМПУЛЬСНОЕ ВЫЧ ИТАЮЩЕЕ УСТРОЙСТВО

Изобретение может найти применение в электронных, радиотехничесиих и измерительных установках, в частности, для,контроля различных объектов <и процессов, информация о состоянии которых поступает от частотных датчиков.

Известен частотно - импульсный суммирующе-вычитающий операционный узел, который позволяет осуществить .вычитание одной последовательноспи входных импульсов из другой последовательности при равномерном изменении частоты.

В известном устройстве наличие задержки с фиксирова нным значением приводит к ложному выходному сигналу при .равенстве частот:и фазовом сдвиге между входными импульсам и по величине меньше .величины задержки, Целью, настоящего изобретения является исключение возможности появления ложных выходных сигналов при paeIlblY независимых частотаY в одных сигналов независимо от характера изменения и величины фазрвого сдвига.

Поставленная цель достигается тем, что устройство содержит в каждом идентичном полука нале схему синхронизации, один выход которх)й подключен ко .входу схемы запрета и входу схем совпадения своего канала, а второй вход подключен ко входу схемы запрета и схем совпадения другого канала.

Выход схемы запрета первого канала подключен к разрешающему входу первой триггерной ячейки своего канала и к запрещающему входу первой триггерной ячейки другого канала. Разрешающие выходы первых ячеек обоих каналов подключены ко .входам схем совпадения своего канала, BbI Yoäû K0T0pblx подключены к разрешаю)Q щим входам вторых триггерных ячеек своего канала и к запрещающим входам вторых триггерных ячеек другого канала. Разрешающий выход второй триггерной ячейки каждого канала подключен ко входу второй схемы

)5 совпадения, выход которой подключен к запрещающим .входам триггерных ячеек своего ка.н ал а.

На чертеже изображена функциональная схема частотно-импульсного вычитающего

2п устройства.

Предлагаемое устройство содержит схемы синхронизации 1, 2; схемы запрета, выполненные на схемах совпадения 8, 4, четыре ячей25 ки памяти знака и величины разности, выполненные на триггерах 5 — 8,,и четыре дешифpBT0ðà, выполнен ные на схемах совпадения

9 — 12.

Устройство работает следующим образом.

3Q Сравниваемые последовательности им3142!0

Предмет изобретения

1;орректоры Л. Царькова и Т. Гревцова

Тсхред Т. Курилко

Редактор Ю. Полякова

Заказ 5587 Изд. № 1235 Тираж 473 !lодписное

ЦНИИПИ Комитета Ilo делам изобретений и открытий при Совсте Министров С1 СР

Москва,,М(35, Раушская наб,, д. 4/5

Загорская типография йульсов /, li fg поступают на соответствующие входы схемы синхронизации 1 .и 2.

Если фазовый сдвиг между импульсами последовательностей fl и f2 равен нулю, то на входы схемы совпадения 8, 4 поступают запрещающие потенциалы с выхода схем синхронизации 2 и 1 соответственно. Если фазовый сдвиг между, импульсами сипнало в,не равен нулю, то разрешение будет на обоих

Bxîäàx схем совпадения 8 и 4.

Импульсы с выхода схемы совпадения 8 поступают на разрешающий вход триггера 5 и запрещающий вход триггера б. Импульсы с выхода схемы совпадения 4 поступают на разрешающий вход триггера б и запрещающий,вход триггера 5.

С приходом разрешения одно временно,на три входа схем совпадения 9 и 10,на,выходы поступят импульсы такта / . Импульсы с выхода схемы совпадения 9 поступят на разрешающий вход тр иггера 7 .и запрещающий вход триггера 8. Импульсы с выхода схемы совпадеиия 10 поступят на разрешающий вход триггера 8 и запрещающий вход триггера 7.

С=приходом одновременного разрешения на четыре входа схемы совпадения 11 на вы° м

- f1 — Л ходе получим импульсы с частотой — =

С приходом разре шения одновременно па четыре .входа схемы совпадения 12 .на выхо-Л вЂ” f дс получим,импульсы с частотон = —

Импульсы с выходов схем совпадения 11 и

12 поступают на запрещающие входы триггеров 5, б, 7, 8 соответственно.

Частотно-,импульсное вычитающее устройст во с двухканальной системой преобразования импульсной последователь:1ости, содержащее в каждом канале схему синхронизации, схему запрета,,две схемы совпадения и триггерные ячейки, отличающееся тем, что, с целью повышения точноспи работы устройства, в нем один выход схемы синхронизации подключен ио входу схемы запрета,и входу схем совпадения своего канала, а второй:выход подключен ко входу схемы запрета и схем совпадения другого канала, выход схемы запрета первого канала подключен к разрешающему входу первой триггерной ячейки своего канала и к запреща1ощему входу первой триггерной ячейки другого канала, разрешающие выходы которых подключены ко;входам схем совпадения своего канала, а .выходы схем совпадений подключены к разрешающим входам вторых триггерных ячеек своего канала,и запрещающим входам вторых т риггер ных ячеек другого канала, разрешающий выход второй триггерной ячейии каждого канала подключен ко входу второй cxeìû совпадения, выход которой подключен к запрещаюнтим входам триггеpllllx ячеек своего канала.