Частотно-импульсное вычитающее устройство

О П И С А Н И Е 284442

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сова Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 17.IV.1969 (№ 1328608/18-24) Кл. 42птт, 7/14 с присоедтшенпем заявки №

Приоритет

Опубликовано 14.Х.1970. Бюллетень ¹ 32

Дата опубликования описания 19.1.1971

МПК G 06Q 7/14

УДК 681.335.413(088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Г7 " rН, И. Иона, Г. О. Паламарюк, В. С. Новичков и В. В. Беляков. " 11!.: 11;

Авторы изобретения

Заявитель

ЧАСТОТНО-ИМПУЛЬСНОЕ ВЫЧИТАЮЩЕЕ УСТРОЙСТВО

F! (t) 2Рз (t).

Изобретение относится к области вычислительных устройств, обрабатывающих частотноимпульсную информацию, и может быть использовано в качестве устройства, вычитающего два исходных частотно-импульсных сигнала, а также в качестве устройства индикации знакового соотношения входных частотно-импульсных последовательностей или как входной элемент и сравнивающее устройство для реверсивных регистров различных следящих частотно-импульсных систем.

Известно вычитающее устройство, содержащее триггер и импульсно-потенциальныс схемы совпадения, реализующее операцию вычитания одной последовательности импульсов

V! (t), поступающей с частотой следования

F! (t), из другой — У (t), поступающей с частотой F> (i), построенное на применении эффекта автосияхронизации.

Недостатком известного вычитающего устройства является то, ITQ оно неспособно выполнить операцию вычитания неравномерно распределенных во времени частотно-импульсных последовательностей.

При поступлении хотя бы на один из его входов импульсов частоты F! (/), неравномерно распределенных во времени, оно будет работать нормально только при условиях: 1 () F2 (/) 1

В противном случае разностная частота будет иметь дифференциальный характер, что в большинстве случаев неприемлемо.

Целью изобретения является реализация операции вычитания неравномерно распределенных во времени импульсных последовательностей и получения при этом разности одного знака только по одному из выходnbIx каналов.

10 Для достижения этой цели устройство содержит реверспвный счетчик, схемы сборки и дополнительные импульсно-потенциальные схемы совпадения, причем к одному из входов триьчсра подсоединен выход схемы сборки, 15 входы которой соединены с выходами импульсно-потенциальных схем совпадения; потенциальные входы одной нз схем совпадения соединены с единичными выходами разрядов реверсивного счетчика, а потенциальные вхо20 ды второй схемы совпадения — с нулевыми выходами; импульсные входы этих схем совпадения подключены к первому входу устройства, потенциальный вход третьей схемы совпадения через схему сборки соединен с еди25 ничными выходами всех разрядов, кроме младшего реверсивного счетчика, а импульсный — со вторыми входами устройства и триггера, а также с вычитающим входом реверсивного счетчика через импульсно-потен30 циальную схему совпадения, потенциальный вход которой соединен с выходом схемы сбор

284442 ки; Один вход последней связан с выходом схемы сборки, объединяющей единичные выходы всех разрядов, кроме младшего, реверсивного счетчика, а второй — с единичным выходом младшего разряда; первый вход устройства подключен также к суммирующему входу реверсивного счетчика через импульснопотенциальную схему совпадения, потенциальный вход которой через схему сборки соединен с нулевыми выходами разрядов реверсивного счетчика.

На фиг. 1 показана схема устройства, содержащая триггер с импульсно-потенциальными схемами совпадения, которые образуют известное вычитающее устройство 1, реверсивный счетчик 2 со сквозным переносом, импульсно-потенциальные схемы совпадения 3—

7 и схемы сборки 8, 9, 10.

Предлагаемое устройство выполняет операцию вычитания входных частотно-импульсных последовательностей FI (t) и F2 (t), имеющих любую степень неравномерности.

Часть схемы, состоящая из реверсивного счетчика со сквозным переносом, схем совпадения 3 — 7 и схем сборки 8, 9, 10, позволяет исключить взаимные «провалы» мгновенных периодов вычитаемых частотно-импульсных сигналов, то есть позволяет выполнить функциональную синхронизацию импульсов частоты FI (t), поступающей по одному из каналов, синхронизирующими импульсами частоты

F2 (/) или наоборот. Принцип такой функциональной синхронизации в случае, когда

Fg (t) — равномерная, а Р, (t) — неравномерная, поясняется временными диаграммами на фиг. 2, а, б, д.

Принцип работы устройства поясняется на примере устройства с числом разрядов в схеме реверсивного счетчика 2 со сквозным переносом т=2 и максимальной памятью К=3 бит (фиг. 3) .

Допустим, что исходное состояние триггеров

Т1 и T2 — нулевое. Тогда при поступлении импульса частоты F, (t) на вход вычитающего устройства он пройдет на вход известного вычитающего устройства 1 и переведет триггер

Т, в единичное состояние. Импульс частоты

F2 (t), поступающий на другой вход вычитающего устройства, возвратит триггер Т, в исходное состояние. Если на вход устройства поступят два импульса частоты F (t), то первый из них пройдет на вход известного вычитающего устройства 1 и установит в единичное состояние триггер Т . Второй импульс возвратит триггер T в исходное нулевое состояние, а триггер T„ — в единичное. Таким образом, второй импульс частоты FI (t) на вход вычитающего устройства 1 не поступит, а запишется в реверсивном счетчике и будет храниться до поступления очередного списывающего импульса частоты F2 (t). С приходом последнего запомненный импульс спишется и поступит на вход известного вычитающего устройства 1 с некоторой задержкой относительно списывающего (синхронизирующего) импульса, Вре5

З5

65 менные диаграммы, поясняющие работу устройства, приведены I.a фиг. 2, в, г, д, е, ж. В том случае, когда F (t) намного больше

Р> (t), триггеры Т, н Т, находятся в единичном состоянии и импульсы частоты F (t) проходят через импульсно-потенциальную схему совпадения 5 и схему сборки 11 на вход вычитающего устройства 1, не изменяя состояния тр иггер о в Т„T>.

При увеличении числа разрядов m реверсивного счетчика 2 вычитающее устройство работает аналогично.

В частном случае, когда неравномерные частотно-импульсные последовательности поступают с выхода двоичного умножителя, число разрядов т реверсивного счетчика вычитающего устройства определяется величиной максимальных мгновенных значений положительной и отрицательной погрешностей от неравномерности, выраженных как разность числа выходных импульсов идеального двоичного умножителя и двоичного умножителя с флуктуирующей частотой, каждая из которых определяется как

При этом число «провалов» мгновенных значений периодов вычитаемых импульсных последовательностей l и объем памяти К, определяемые м аксим альной погрешностью

1 макс PBBHbI l, = К = (2Лмакс) ц. ГДЕ ИНДЕКС

«б.ц.» означает, что от числа в скобках берется большее целое, поскольку l и К дробными быть не могут.

Для исключения l провалов реверсивный счетчик вычита ющего устройства должен иметь m разрядов: и = Ilog, (2Л„„,) „+ 11)

Таким образом, данное вычитающее устройство позволяет выполнить операцию вычитания над частотно-импульсными последовательностями с любой степенью неравномерности, поступающими на вход устройства, и получить при этом разность одного знака только по одному из выходных каналов.

Предмет изобретения

Частотно-импульсное вычитающее устройство, содер>кащее триггер и импульсно-потенциальные схемы совпадения, отличающееся тем, что, с целью расширения функциональных возможностей, оно содержит реверсивный счетчик, схемы сборки и дополнительные импульсно-потечциальные схемы совпадения, причем к одному из входов триггера подсоединен выход схемы сборки, входы которой соединены с выходами импульсно-потенциальных схем совпадения, потенциальные входы одной из которых соединены с единичными выходами разрядов реверсивного счетчика, а потенциальные входы второй схемы совпадения — с нулевыми выходами, импульсные входы этих схем совпадения подключены к первому входу

284442

Фиг 1 т

Жиг 2 устройства, потенциальный вход третьей схемы совпадения через схему сборки соединен с единичными выходами всех разрядов, кроме младшего, реверсивного счетчика, а импульсный — со вторыми входами устройства и триггера, а также с вычитающим входом реверсивного счетчика через импульсно-потенциальную схему совпадения, потенциальный вход которого соединен с выходом схемы сборки, один вход которой связан с выходом схемы сборки, объединяющей "диничны выходы всех разрядов, кроме младшего, реверсивного счетчика, а второй — с единичным выходом младшего разряда, первый вход устройства подключен также к суммирующему входу реверсивного счетчика через импульсно-потенциальную схему совпадения, потенциальный гход которой через схему сборки соединей с нулевыми выходами разрядов реверсивного

10 счетчика.

284442

Фиг 3

Редактор Б. С. Нанкина

3акаэ 3706j5 Тираж 480 Подписное

ЦНИИПИ Комитета по делам иэобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель l3. А. Семенова

Техред Т. П. Курилко

Корректоры: А. Абрамова и М. Коробова