Патент ссср 278232

г:I- .

"4 -" с о,

Яй о . г ! ..., чт г у, 1

ОП ИСАЙИ Е

ИЗОЫЕтЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

278232

Союз Советских

Социалистических

Республик

Зависимое от авт, свидетельства №

Кл. 42m<, 7/14

Заявлено 21.111.1969 (№ 1316507/28-24) с присоединением заявки ¹

Приоритет

Опубликовано 05.VIII.1970. Бюллетень ¹ 25

Дата опубликования описания 4.XI.1970

Комитет по делам изобретений и открытий ори Совете Министров

СССР

МПК G 06g 7/14

УДК 53.083.92 (088.8) Авторы изобретения

В. М. Максимов и С. П. Романов

Заяв,итель

СУММАТОР

Изобретение относится к сумматорам параллельного типа, используемым в аналоговой вычислительной технике.

Известны сумматоры на резисторах в виде параллельной цепи, подключенной к одному суммирующему элементу. Входные резисторы у таких сумматоров всегда подключены к источнику сигнала, независимо от того, есть напряжение на выходе источника сигнала или его нет.

Недостаток известных сумматоров состоит в том, что при варьировании количества суммируемых сигналов коэффициент передачи такого сумматора постоянен.

Предложенное устройство отличается тем, что вход .каждого резистора сумматора подключен к точке соединения двух последо вательно включенных транзисторов, коллектор первого транзистора подключен к одному полюсу источника питания, эмиттер второго транзистора через резистор подключен ко второму полюсу источника питания, а базы транзисторов соединены вместе и подключены ко входной клемме.

Такое выполнение устройства позволяет по.высить точность при варьировании количества суммируемых сигналов в схемах мажоритарной логики, самоприспосабливающихся адаптивных системах.

Блок-схема устройства показана на чертеже.

Входные клеммы 1 и I подключены параллельно к базам транзисторов 2, 8, 2 и 8 .

5 Транзисторы 2 и 8, 2 и 8 соединены последовательно, коллекторы транзисторов 2 и 2 соединены с одним полюсом источника питания, а эмиттеры транзисторов через резисторы 4 и

4 — с другим полюсом источника питания.

10 Точки соединения эмиттера транзисторов 2, 2 с коллектором транзисторов 8, 8 подключены к одним концам суммирующих резисторов 5 и 5, другие концы которых соединены с суммирующим элементом 6 и выходом уст15 р ойства.

Устройство работает следующим образом.

При,наличии напряжений на клеммах 1, 1 транзисторы 2, 8 и 2, 3 работают как обычные эмиттерные повторители и связь резисто20 ров 5 и 5 с источником сигналов осуществляется через эмиттерные повторители с сопротивлением нагрузки (4 и 4 ). При отсутствии напряжений на базах транзисторов 2, 3, 2 и-8 -резисторы 5 и 5 отключаются от

25 клемм 1 и 1 .

Отключение входных резисторов при отсутствии на них сигнала повышает точность суммирования по другим входам и у величивает

«вес» остальных входов. Такой «разрыв»

30 входной цепи ппи отсутствии на базах тран278232

Предмет изобретения

Составитель Полиевский

Техред А. А. Камышникова Корректор Т. А. Уманец

Редактор Л, А. Утехина

Заказ 3203/18 Тираж 480 Подписное

ЦНИИПИ Комитета по делаhl изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4 5

Типография, пр. Сапунова, 2 зисторо в 2, 8, 2 и 8 входных сигналов происходит вследствие того, что транзисторы 2, 3, 2 и 8 закрываются, Сумматор, содержащий входные резисторы и суммирующий элемент, отличающийся тем, что, с целью повышения точности при варьирсвании количества суммируемых сигналов, вход каждого резистора подключен к точке соединения двух последовательно включенных транзисторов, коллектор первого транзистора

S подключен .к одному полюсу источника питания, эмиттер,второго транзистора через резистор подключен ко второму;полюсу источника питания, а базы транзисторов соединены вместе и,подключены ко входной клемме.