Патент ссср 200895

 

200895

Союз Советских

Содиалнстических

Республик

Зависимое от авт. свидетельства №

Ел. 42m, 14

Заявлено 26.IX.1966 (№ 1104574/26-24) с присоединением заявки №

Приоритет

Опубликовано 15.VIII.1967. Бюллетень ¹ 17

Дата опубликования описания 24.Х.1967

МПК; 6 06f

УДК 681.325.54(088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Лв ор нзооретения

Б. H. Зелетщов

Вычислительный центр Сибирского отделения AH СССР.заявитель

ОДНОРАЗРЯДНЫЙ ДВОИЧНЫЙ СУММАТОР НА ТРИ ВХОДА

Известны одноразрядные двоичные сумматоры на три входа, выполненные на пороговых элементах, Предложенный сумматор отличается от известных тем, что в нем входы каждого порогового элемента с порогами, равными 1, 2, 3, связаны с шинами слагаемых и переноса из младшего разряда соответственно, выход суммы образован выходами элементов с порогами 1,3, а выход переноса в старший разряд— выходами элементов с порогами 2, 3.

Это позволяет уменьшить количество элементов и повысить разрешающую способность с ум и а тор а.

Для уменьшения числа связей между выходами пороговых элементов в сумматоре выход суммы образован выходами элементов с порогами 1, 3, а выход переноса в старший разряд — выходом элемента с порогами 2 — т .

На фиг. 1 и 2 изображены схемы одноразрядных сумматоров на три входа.

Для построения предлагаемого сумматора использованы пороговые элементы с двумя порогами срабатывания. Сигнал в выходной цепи такого элемента так же, как и во входных цепях, может принимать значения 1 или О.

Обозначим через 8т первый порог, а через

0 — второй порог срабатывания, причем

Oе От. Если суммарное входное воздействие порогового элемента не меньше Îi и не больше О, то на его выходе имеется «1», а в противном случае — «0». У всех пороговых элементов, изображенных на фиг. 1, первый и второй пороги одинаковы, т. е. Î = Oе.

Условия срабатывания порогового элемента с двумя порогами можно записать следующим образом: у=1, если 8> (> т-; =-.8., i у = О, если,,- (81 или Qx,-) О, т i где: P — сигнал на выходе элемента, ф

; х,. — суммарное входное воздействие элемента.

Одноразрядный сумматор на три входа состоит из порогового элемента 1 с порогами

8> — — 82 = 1, порогового элемента 2 с порогамн От=0 = 3, порогового элемента 8 с поро20 гами Îi — — 8е — — 2, цепей 4 и 5 для ввода одного разряда первого и второго слагаемых, цепи б для ввода переноса из младшего соседнего разряда, выходной цепи 7 и цепи 8 переноса в старший разряд.

25 Одноразрядный сумматор работает следующим образом.

Во входные цепи 4, 5, б поступают сигналы соответствующих разрядов первого и второго слагаемых, а также сигнал переноса из млад30 шего соседнего разряда. Выходной сигнал

2О0895

Фиг i

) Фиг 2

Составитель Б. Тимохин

Редактор П. Шлаин Техред А. A. Камышникова Корректоры: T. Д. Чунаева и О. Б. Тюрина

Заказ 3077i2 Тираж 535 Подписное

Ц11ИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССР

Москва, Це тр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 суммы данного разряда c1II;мается с эле.;;с... тов 1 и 2, а сигнал переноса в соседний старший разряд — с элементов 2 и 8.

В другом варианте одноразрядного сумматора (фиг. 2) используются пороговой элемент 1 с порогами 0> — — 0а = 1, пороговый элемент 2 с порогами От=0 = 3, пороговый элемент 3 с порогами 01 — — 2, 0 =3. Как и в первом варианте, входное воздействие поступает по трем цепям 4, 5, б на все пороговые элементы, а выходной сигнал суммы снимается с элемечтов 1 и 2. В отличие от первого варианта здесь сигнал переноса в соседний старший разряд снимается только с порогового элемен-1 8

Видно, что в обоих вариантах сумматоров каждой комбинации сигналов на входах 4, 5, б соответствует комбинация сигналов на выходах 7, 8.

1акие сумматоры могут быть использованы при параллельном вводе разрядов слагаемых и последовательных переносах.

Время одного переноса определяется временем срабатывания одного порогового элемента.

Предмет изобретения

1. Одноразрядный двоичный сумматор на три входа, выполненный на пороговых элементах, отличаюи1ийся тем, что, с целью уменьшения количества элементов и увеличения быстродействия, входы каждого порогового элемента с порогами, равными 1, 2, 3, связаны с шинами слагаемых и переноса из младшего разряда соответственно, выход суммы образован выходами элементов с порогамн 1, 3, а выход переноса в старший разряд выходами элементов с порогами 2, 3.

2. Сумматор по п. 1, отлииаюи1ийся тем, что, с целью уменьшения числа связей между выходами пороговых элементов с порогами

20 1, 2 и 2, 3, выход суммы образован выходами элементов с порогами 1, 3, а выход переноса в старший разряд — выходом элемента с порогами 2, 3.

Патент ссср 200895 Патент ссср 200895 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх