Одноразрядный двоичный сумматор

 

Са1ае Саветсних

11а11иалнстичес1<их

Респуалин

Зависимое от авт. свидетельства J¹

Заявлено 27.V.1966 (¹ 1079467/26-24) Ел. 42п., 14

МПК 6 06I

Hpпоритет

Опубликовано 31,V,1967. Бюллстень ¹ 12

Ксмитст па делам изабратений н открытий лри палате Ынннстрав

СС,Р

УД 1 681.1!-2.07 (088.8) Дата опубликования описания 22ХП.1967

Авторы изобретения

Заявитель

A. А. Маслов и В. И. Потапов

Московский ордена Ленина авиационный институт им. Серго Орджоникидзе

ОДНО РАЗРЯДИ Ъ1Й ДВО И Ч Н Ы Й СУММАТОР с присоединением заявки ¹

Известны одноразрядные двоичные сумматоры на феррит-транзисторных ячейках с компенсационным сердечнпком и без него.

Предложенный сумматор отличается от известных тем, что его одна ячейка без компен- 5 сационного сердечника и другая с компенсаIfионным сердечником соединены по схеме кольцевого регистра сдвига, причем выход первой ячейки подключен к обмотке записи третьей ячейки с компенсационным сердечни- 10 ком для образования в ней суммы, а выход второй ячейки — к шине переноса в следующий разряд и к обмотке считывания без выдачи информации третьей ячейки. Продвигающие обмотки регистра сдвига подсоединены к 1 источникам сигналов слагаемых и переноса из предыдущего разряда.

Это позволяет упростить схему и повысить надехкность устройства.

На фиг. 1 представлена принципиальная 20 схема феррит-транзисторной ячейки с компенсационным сердечником; на фиг. 2— функциональная схема сумматора, <Реррит-транзисторная ячейка с компенсационным сердечником содержит основной сер- 25 дечник 1 и компенсационный 2. Обмотки 8 и 4 соединены последовательно и встречно.

Импульс тока, проходя по этим обмоткам, переводит сердечник 1 в состояние «1», а сердечник 2 — в состояние «О» (запись информации) .

Обмотки 5 и б также имеют последовательное и встречное соединение, но импульс тока в этих оомотках переводит сердечник 1 в состояние «О», а ссрдсчнш< 2 — в состояние «1» (считывание оез выда III информации) . 0uмотка 7 предназначена для считывания пнформащш, записанной в сердс шике 1. Пр11 этом, если в сердечнике 1 была записана «1», то на выход= ячеш и появляется импульс тока.

Для надежнсй p200Tbl Ячеllкп нссоходпмо, чтобы число витков в оба:отка:; 8 и 6 превосxoQH.Io HIicTo витков Е оомотках 4 li а. 31Icло витков в обмотке 7 удобно применять равным числу витков в обмотках 4 и 5. (Прп условном:1зображении ячейки входы и выход обозначены соотвстствующими стрелкамп. Состояние, в которое переводятся сердечники ячейки импульсов тока, поступившим па соответ. ствующий вход, обозначено цифрами, расположенными против ка кдой стрелки. Причем цифра, стоящая над чертой, указывает состоян11с основного сердечнп a, а цпфра под .åðòîé — состояние ком ".Ollcllpyloflfcl o сердечника).

Импульсы, поступающие в обмотку 7, пермагш<чивают только основной сердечник.

Б одноразрядном двоичном сумматоре ячейка 8 без компенсационного серде шика соединена с ячейкой 9 с комп Hell öïîííû:.1 сердечником по схеме кольцевого регистра сдвига, На входную шину 10 сумматора подаются импульсы соответствующих разрядов слагаемых Л;, В, 11 переноса из предыдущего ра:1ряда Р; 1, разнесенные по тактам Ь, Последовательность поступления в сумматор слагаемых и переноса в течение цикла вычислении одного разряда может быть произволь1 ОН 10

Ячейка 11 с комис;1сац;ю1шым сердс:пшком с.1,жит для образования суммы 5, . Импульс переноса в следующий разряд Р, снимается с шины 12. На шины 18 и И по такту 1I подводятся соответственно импульсы установки начального состояния и импульсы считывания суммы.

Работу сумматора удобно рассмотреть II}III

Ат =BI =Ð. 1=1.

По такту г происходит установка началь- 20 ного состояния сумматора, т. е. по шине 18 в ячейку 8 записывается «1», а в ячейку 9—

«О». При этом, если в результате предыдущих вычислений в ячейке 9 была записана

« », то благодаря компенсационному сердечнику произойдет стирание «1» без выдачи импульса с выхода ячейки 9. Одновременно по шине 14 производится опрос ячейки 11, где образуется сумма, и ее основной серде Iник перемагничивается в состояние «О». Со- 30 стояние компенсационного сердечника ячейки

11 определяет комбинация состояний сумматора в предыдущем цикле вычислешп1 и может быть либо «О», либо «1».

Пусть для определенности по такту с на вход сумматора поступает слагаемое Л,, по такту 1 — слагаемое 8,, а по такту 11— перенос из предыдущего разряда Р; 1. Таким образом, после подачи на шину 10 первого слагаемого импульс с выхода ячейки 8 переводит в состояние «1» основные сердечники ячейки 9 и 11, а «oмпснсационные сердечники этих ячеек перемагничивает в состояние «О». В результате взаимной компенсации э.д.с., наводимой на базовых обмотках 45 ячеек 9 и 11, и преобладания э.д.с. поло>кительной полярности, триоды обеих ячеек будут надежно закрыты.

При поступлении на шину 10 второго слагаемого основной сердечник ячейки 9 перемагничивается из состояния «1» в состояние

«О». На выходе ячейки 9 появляется импульс тока, который по обмотке с преобладанием записывает «1» в ячейку 8, производит, благодаря компенсационному сердечнику, стирание информации без выдачи в ячейке 11 и подводится к шине 12 пер носа в следующий разряд.

Импульс перс»оса из предыдущего разряда, поступивший па вход сумматора, псреъ|с1гнн iliв>1ст ячсйку 8 II3 состояния «1>> в состояш с «О». Импульс с выхода ячейки 8 персмагнн1иваст в состояние «1» основной сердечник и подтвср>кдает состояние «О:> компенсациогп1ого сердечника ячейки 9. Одноврсмапо «1» записывается в основной, а «О» B компенсационный сердечник ячейки 11. По такту (I происходит считывание суммы из ячейки 11 и установка сумматора в исходное состояние. Последующие циклы суммирования аналогичны. Если сумматор используется ь качестве сумматора накапливающего типа и в нем осуществляется суммирование п слагаемых (п)2), импульсы установки начального сосгояния подаются на шину 18 только перед началом суммирования и после окончания суммирования слагаемых и всех переносов из предыдущего разряда. Результат любых промежуточных вычислений можно получить, подавая IIQ такту ly импульсы считывания HH шинv 14 ячейки 11.

Предмет изобретения

Од 1оразрядный двоичный сумматор iia феррит-транзисторных ячейках, одна из которых выполнена без компенсационного сердечника, а две другие — с компенсационными сердечниками, отличающийся тем, что, с целью упрощения схемы и повышения надежности, первая ячейка без компенсационного ссрдс шика и вторая с компенсационным сердечником соединены по схеме кольцевого регистра сдвига, причем выход первой ячейки подключен к обмотке записи третьей ячейки с компенсационным сердечником для образования в ней суммы, выход второй ячейки соединен с шиной переноса в следующий разряд и с обмоткой считывания без выдачи информации третьей ячейки, а продвигающие обмотки регистра сдвига подключены к источникам сигналов слагаемых и переноса из предыдущего разряда.

Составитель Л. В. Скосе(:pB3

Редактор И. С. Грузова Текред Л. Я. Бриккер Корректоры: В. В. Крылова и А. П. Татаринцева

Заказ 2179,17 Тираж "35 Подписное

Ц1111Р1П11 Козп;-. "(а по: с-."..i I:çîápñòåíè l II от,pL;1: 1! .1пп Согстс Мill:iiñòðîç ССС!

Цс Tp, lli). Серова,,д. 4

TI. !0ãðàôãÿ, пр. Сапуl .îâà, 2

Одноразрядный двоичный сумматор Одноразрядный двоичный сумматор Одноразрядный двоичный сумматор 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх