Б. с. березкинсумматор
l8l39l
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт, свидетельства ¹
15,л. 42m, 14/03
Заявлено 19.1V.1965 (¹ 1003359/26-24) с присоединением заявки ¹
Приоритет
Он гбл и к(н(яно 15,1V 1966. Бюллс fell(№ 9 (5 (П15, G 06f :ДЕ, 681 142 07(088 8) Комитет по делам изобретений и открытий при Совете Ми((нотроп
СССР
Д;i i"f((>вуб. и(кон(i fill((Onffc3 IIi(5(31.V. 1 966
Автор изобретения
Б. С. Березкин
Заявитель
СУММАТОР
/, которые через схемы «ИЛИ» 2 проходят на мажоритарный элемент 3. К моменту появления истинного значения разрядной суммы на выходе мажоритарного элемента > схема совпядеш(й 4 запирается и подачей соответствуюцей команды отпирается схема совпадений 5, с выхода которой сигнал суммы проходит в необходимое устройство.
Сумматор может быть использован в качестве узла арифметического устройства в цифровых вычислительных машинах.
Сумматор, содержащий схемы образования разрядных сумм, можорнтарный элемент и логические элементы «И» н «ИЛИ», от,т(сча(оитийся тем, чго, с целью повышения надежности, схемы образования разрядных сумм сое20 дннены со входами схем «ИЛИ», ко вторым входам которых подключены источники сиг(а.тов разрядных слагаемых и снпьала переноса из младшего разряда; выходы схем
«ИЛИ» соединены со входамн мажоритарно25 го элгмснтя, я его выход подключен ко входам ,ill х схсх(совпадения, у прав,(51емых Ifocffcäoil lòc.füfl0 поступающими командами передачи перенося и вывода истинного значения рязрядНой У Ма(Ь(Известны сумматоры, содер>кащие схемы образования разрядных сумм, мажоритарный элемент и лоп(чес(<не элементы «И» ii «ИЛИ».
Предло>кеннь(й сумматор отличается от известных тем, что схемы образования разрядных сумм соединены со входами схем «ИЛИ», ко вторым входам которых подключены источники снпьялов разрядных слагаемых и сигналя переноса нз младшего разряда; выходы схем «ИЛИ» соединены со входами мажоритарного элемента, а его выхсд подключен ко входам двух схем совпадения, управляемых последовательно поступающими командами передачи переноса и вывода истинного значения разрядной суммы. Это повышает няде>кность сумматора.
ФУнкциональнаЯ схема cK fii (3TQP3 (IQK333на ца черте>не.
В первом цикле работы сигналы разрядных слагаемых н перенося из младшего разряда поступают по входным шинам ня входы схем
I обра зовя ни я p33p5((Ifb(>f C5, ii(3((, 1 так>не н3 входы схем «ИЛИ» 2. С выхода схем «ИЛИ»
2 эти сигналы прохо,(ят ня I(ход мажор(ггярного элемента 8, If в х(омепт I(051B (CIII(5(нх i(3 его выходе открьп(астся схема cocf(3;;el(I((i 4, ца выходе которой образуется сипгал перенося в следующий разряд, 0;f(ioffpci(e»I о происходит образование разрядных сумм Il схемах
Предмет изобретения
Составитель Л. С. Захарова
Редактор Л. А. Утехина Техред А. А. Камышиикова Корректоры: М. П. Ромашова и Л. Е. Марисич
Заказ 1285/10 Тираж 1075 Формат бум. 60X90 / Объем 0,13 изд. л. Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совезе Министров СССР
Москва, Центр, пр. Серова, д. 4
Типография, пр. Сапунова, 2
