Одноразрядный сумматор
I845I7
ОП ИСАН И Е
ИЗОБР ЕТЕНИ Я
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
Заявлено 25. IX.1965 (№ 1029555/26-24) Союз Соеетских
Сониалистических
Республик
МПК G 06
Комитет по делам изобретений и открытий при Совете Министров
СССР
УДК 681.142.07(088,8) Опубликовано 21 VII.1966. Бюллетень № 15
Дата опубликования описания 19.IX.1966
Авторы изобретеция
Б. М. Мансуров и Л. Н, Ржанова
Заявитель
ОДНОРАЗРЯДНЪ|й СУММАТОР с присоединением заявки №
Приоритет
Известны одноразрядные сумматоры с непосредственными связями и с трехъярусным включением транзисторов.
Предложенный сумматор отличается от известных двухъярусным включением транзисторов, при котором коллекторы одной пары транзисторов электрически подключены к объединенным эмиттерам двух других пар транзисторов и участвуют в формировании логических функций одновременно.
Базы транзисторов первого полусумматора являются входами прямых и инверсных значений двух слагаемых, а выход первого полусумматора непосредственно и через инвертор соединен с базами транзисторов второго полусумматора, на входы которого поступают прямые и инверсные значения третьего слагаемого. Выход второго полусумматора служит выходом суммы. Коллекторы первой пары транзисторов первого полусумматора соеди- 20 иены с двумя транзисторами с объединенными коллекторами и эмиттерами, у которых база одного транзистора подключена к выходу первого полусумматора, база второго является входом инверсного значения третьего слагае- 25 мого, а коллекторы транзисторов служат выходом переноса.
Такое включение транзисторов обеспечивает повышение надежности работы устройства. 30
На чертеже представлена принципиальная схема предложенного устройства, построенная на базе элемента с логикой «НŠ— ИЛИ», где «единице» соответствует низкий уровень сигнала, а «нулю» — высокий уровень.
Рассмотрим работу схемы на следующем примере.
Пусть на входы 1, 2 и 8 поданы слагаемые а=«1», в=«1», с=«0». Необходимо получить на выходе 4 сумму S=«0» и на выходе 5— перенос Р=«1».
В этом случае па входы б и 7 инверсных значений а и в слагаемых будут поданы высокие уровни, соответствующие «О», и транзисторы 8 и 9 окажутся закрытыми.
Путь тока через сопротивления 10 и 11 будет закрыт, в точке 12 и на выходе 5 переноса образуются низкие уровни, соответствующие
«1», Низкий уровень точки 12 вызовет отпирание транзистора 18, а поскольку транзистор 14 также будет открыт низким уровнем на входе
15 (с=«1»), то образуется цепь тока через транзистор 14, транзистор 18 и сопротивление
16. На выходе 4 суммы образуется высокий уровень, соответствующий «О».
Рассмотрим другой пример. На входе схемы слагаемые а=«1», в=«1», с=«1», необходимо получить $ = «1», Р = «1».
184517
Составитель Л. С. Захарова
Редактор Н. Джарагетти 1 ехред Л. К. Ткаченко
Корректоры: М. П. Ромашова и Е. Д. Курдюмова
Заказ 2543/5 Тираж 1075 Формат бум. 60Х90 /8 Объем 0,16 изд, л. Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Центр, пр. Серова, д. 4
Типография, пр. Сапунова, 2
Значение переноса P=-«1» обеспечивается так we, как и в вышеописанном примере. Кроме того, низкий уровень точки 12 вызовет отпирание инвертора 17, в результате чего на транзистор 18 поступит высокий уровень. На входе 15 транзистора 14 также высокий уровень (с=О). Путь тока через сопротивление
16 закрыт, на выходе 4 будет низкий уровень, т. е. S = «1».
Предмет изобретения
Одноразрядный сумматор на транзисторах с непосредственными связями, отличающийся тем, что, с целью повышения надежности, он содержит два полусумматора, выполненных в виде последовательно включенных двух пар транзисторов, эмиттеры и коллекторы которых соединены; базы транзисторов первого полусумматора являются входами прямых и инверсных значений двух слагаемых, а выход первого полусумматора непосредственно и че5 рез ипвертор соединен с базами транзисторов второго полусумматора, на входы которого поступают прямые и инверсные значения третьего слагаемого; выход второго полусумматора служит выходом суммы; коллекторы пер10 вой пары транзисторов первого полусумматора соединены, в свою очередь, с двумя транзисторами с объединенными коллекторами и эмиттерами, у которых база одного транзистора подключена к выходу первого полусумма15 тора, база второго является входом инверсного значения третьего слагаемого, а коллекторы транзисторов служат выходом переноса.
