Устройство для вычитания импульсных последовательностей

О П И O "А- Н И Е ИЗОБРЕТЕ Н И Я

iii) 45455I

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 06.04.72 (21) 1770541/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 25.12.75. Бюллетень № 47

Дата опубликования описания 26.02.75 (51) М. Кл. G 061 7/50

Гссударстаенный комитет

Совета 1иииистроа СССР оо делам изобретений и открытий (53) УДК 681.385.5 (088.8) (72) Автор изобретения

Ю. И. Растеряев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ ИМПУЛЬСНЫХ

ПОСЛ ЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к цифро-аналоговой вычислительной технике и может быть использовано для получения алгебраической разности двух частот следования импульсов.

Известно устройство для вычитания импульсных последовательностей, содержащее два вентиля сброса, подключенные к двум идентичным каналам преобразования импульсных последовательностей, содержащим вентили блокировки, узлы зыдержки, триггеры памяти и вентили разрешения.

Цель изобретения — упрощение устройства и обеспечение работы с несинхронной последовательностью импульсов.

Сущность изобретения заключается в том, что в каждом из каналов первый вход вентиля блокировки соединен с соответствующим входом устройства вычитания и первым входом вентиля разрешения, второй вход вентиля блокировки соединен со вторым входом вентиля разрешения и первым входом узла задержки, а также с выходом первого вентиля сброса; второй вход узла задержки соединен с выходом вентиля блокировки и с соответствующим входом первого вентиля сброса; первый выход узла задержки соединен с «единичным» входом триггера памяти, второй выход — с соответствующим входом второго вентиля сброса; «нулевой» вход триггера памяти соединен с выходом второго вентиля сброса, а «единичный» выход триггера памяти соединен с третьим входом вентиля разрешения и с соответствующим входом первого вентиля сброса.

5 На фиг. 1 приведена схема устройства; на фиг. 2 — временные диаграммы.

Схема устройства для вычитания импульсных последовательностей содержит вентили сброса 1 и 2; вентили блокировки 3 и 4, узлы

10 задержки 5 и 6, триггеры памяти 7 и 8, вентили разрешения 9 и 10, каналы 11 и 12 преобразования информации; вход 13 канала 11; вход 14 канала 12; выход 15 канала 12; выход

16 канала 11; t< — t» — моменты срабатыва15 ния элементов устройства.

Работа устройства протекает следующим образом.

В исходном состоянии (время t см. фиг. 2) на входах устройства имеются низкие потен20 циалы «О», соответствующие отсутствию входных импульсов, на выходах устройства имеются высокие потенциалы «1», соответствующие отсутствию выходных импульсов; триггеры устройства находятся в «нулевом» положе25 нии (за нулевое положение принимается отсутствие потенциалов на «единичных» выходах триггеров), вентили блокировки 3 и 4 открыты наличием разрешающего сигнала «1», поступающего с выхода вентиля сброса 1, а

50 вентили разрешения 9 и 10 закрыты наличи454551

65 ем запрещающих сигналов «0» на выходах триггеров памяти 7 и 8.

Работа устройства осуществляется циклами. Каждый цикл под действием входных импульсов происходит перевод обоих каналов в состояние разрешения прохода на выходы устройства импульсов входных частот и сбрасывание устройства в исходное состояние. Частота повторения циклов равна частоте следования импульсов меньшей из входных импульсных последовательностей, В течение одного цикла на выходы устройства не проходит по одному импульсу каждой из входных последовательностей, а так как за один цикл на вход устройства поступит только один импульс меньшей частоты, на выходе того канала, на который поступит меньшая частота, импульсы будут отсутствовать. На выходе же того канала, на который поступит большая частота, будут импульсы, частота следования которых равна разности частот входных импульсных последовательностей.

3а начало и конец цикла принимается описанное исходное состояние устройства. Допустим, что с начала первого цикла (время ti) и до его конца (время tp) пришло по одному импульсу: на вход 13 импульс поступил во время 1 — 1з, на вход 14 — во время 14 — 4.

Так как вентиль блокировки 3 открыт, входной импульс свободно пройдет через него, изменив свое значение на инверсное, и, поступив на триггер узла задержки 5, переведет его в состояние «1». При этом потенциал на первом выходе узла задержки 5 изменится с высокого «1» на низкий «0» только после окончания действия входного импульса, Этим собственно и достигается эффект задержки: подача сигнала на переключение триггера памяти 7 произойдет только после окончания действия входного импульса. После окончания действия входного импульса на «единичный» вход триггера памяти 7 с первого выхода узла задержки 5 поступит сигнал «0», который и переведет триггер в положение «1». Так как в это время выход вентиля сброса 1 находится также под высоким потенциалом, вентиль разрешения 9 открывается, разрешая тем самым проход на выход 16 устройства вычитания входных по входу 13 импульсов. Второй канал работает аналогично первому. Поэтому в период между временными отметками 14 и

4 канал 12 под действием импульса, пришедшего на его вход, установится в положение, аналогичное положению канала 11 в период

4 — t4. В момент окончания действия входного импульса (4) на выходе триггера памяти 8 появляется высокий потенциал «1». Так как на выходах вентилей блокировки 3 и 4 и триггера памяти 7 в это время также присутствуот высокие потенциалы, вентиль сброса 1 устанавливается в положение «0». С выхода вентиля сброса 1 сигнал «0» подается на первые входы узлов задержки 5 и 6 и переводит входящие в них триггеры в исходное состояние. После того, как это произойдет, на вторых

55 выходах узлов задержки появятся «единицы».

Эти «единицы» вызовут появление сигнала

«0» на выходе вентиля сброса 2, который в свою очередь возвратит в исходное состояние триггеры памяти 7 и 8, а следовательно, и все устройство в целом. Процесс возврата устройства в исходное состояние осуществляется практически мгновенно. Время возврата зависит только от длительности переходных процессов на элементах, входящих в устройство.

Итак, за время, прошедшее от ti до 4, каналы устройства под действием входных импульсов устанавливаются в положение разрешения прохода на выходы устройства вычитания входных импульсов и затем сбрасываются в исходное состояние.

Теперь необходимо рассмотреть следующий цикл (tp — ti4)

Первый импульс большей частоты (t> — t<), так же как и в предыдущем случае, открывает вентиль разрешения 9 для прохода последующих импульсов, а сам не проходит. Второй импульс этой частоты (tip — tip) свободно проходит, так как он пришел раньше, чем окончился импульс меньшей частоты (t« — ti>), так же как и в предыдущем случае, переводит триггер памяти 8 в положение «1». Однако сброса, в отличие от, предыдущего случая, при этом не происходит, так как в устройстве предусмотрена блокировка сброса на время прохода через устройство импульса. Блокировка введена в целях предотвращения усечения выходных импульсов импульсами меньшей частоты. Она осуществляется путем подачи на входы вентиля сброса 1 с выходов вентилей блокировки 3 и 4 инверсных входных сигналов.

Благодаря блокировке переход устройства в исходное состояние в случае совпадения импульсов входных частот происходит только после того, как окончится последний из совпавших импульсов, в данном случае импульс (ы — ti3. Итак, во время второго цикла на вход

13 устройства поступило два импульса, на вход 14 — один импульс. Соответственно, один импульс появился на выходе 16 устройства.

На диаграмме приведено еще несколько циклов вычитания. Как видно из диаграммы, работа устройства не нарушается при совпадении входных импульсов равных частот. На вход 13 устройства поступило десять импульсов, на вход 14 — семь импульсов. На выход

16 прошло три импульса. На выходе 15 при этом импульсы отсутствовали. Если бы частота поступления импульсов на вход 14 превышала бы частоту поступления импульсов на вход 13, выходная информация пошла бы через выход 15 устройства.

Предмет изобретения

Устройство для вычитания импульсных последовательностей, содержащее два вентиля сброса, подключенные к двум идентичным каналам преобразования импульсных последова454551 Рог 1 тельностей, включающим вентили блокировки, узлы задержки, триггеры памяти и вентили разрешения, отличающееся тем, что, с целью упрощения и обеспечения возможности работы с несинхронными последовательностями импульсов, в каждом из каналов первый вход вентиля блокировки соединен с соответствующим входом устройства вычитания и первым входом вентиля разрешения, второй вход вентиля блокировки соединен со вторым входом вентиля разрешения и первым входом узла задержки, а также с выходом первого вентиля сброса; второй вход узла задержки соединен с выходом вентиля блокировки и с соответствующим входом первого вентиля сброса; первый выход узла задержки соединен

5 с «единичным» входом триггера памяти, второй выход — с соответствующим входом второго вентиля сброса, «нулевой» вход триггера памяти соединен с выходом второго вентиля сброса, а «единичный» выход триггера памя10 ти соединен с третьим входом вентиля разрешения и с соответствующим входом первого вентиля сброса.

454551

Триаее памяти B

1б 1 2 4з"6 7 8 9 0 ав

Редактор Е. Гончар

Корректор А. Степанова

Заказ 394/4 Изд. № 303 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4!5

Типография, пр. Сапунова, 2

1Ф

Вентиль йокирс ки с

Tpuzzep памяти 7

Вентиль блскирсбки 4

Вентиль ссраса 2

Вентиль сфаса 1

Составитель В. Тюрин

Техред T. Миронова