Патент ссср 402008
402008
Союз СоветскихСоциалистических
Республик
Зависимое от авт. свидетельства №
М. Кл. G 06g 7/18
G 06j 3/00
Заявлено 10.XII 1971 (№ 1723274/18-24) с присоединением заявки № 1723277/18-24
Приоритет
Опубликовано 12.Х.1973. Бюллетень «¹ 41
Дата опубликования описания 19.II.1974
Государственный комитет
Совета Министров СССР по делам изооретений и OTKpblTHH Ч К 681 335 8(088 8) Авторы изобретения Г. Е. Пухов, В. Ф. Евдокимов, Н. П. Тимошенко ч Б. К. Крыжный
Институт электродинамики AH Украинской ССР
Заявитель
СУММАТОР-ДИФФEPEHЦИАТОР а = аа,...a„(п.
U„= U„,U„,U, на входе
30 H
Устройство относится к гибридной вычислительной технике.
Известны сумматоры-дифференциаторы, содержащие операционные усилители с параллельно включенными конденсаторами и ключами в цепи обратной связи, ключи и блоки переноса, выходы которых соединены со входами операционных усилителей.
Недостатками таких устройств являются низкая точность выполнения операции и малая помехозащищенность.
Предложенное устройство, с целью повышения точности содержит матрицы из и кондеkkсаторов по числу слагаемых. Вертикальные шины матриц соединены со входами блоков переноса и подключены через ключи к выходным клеммам устройства, а горизонтальные шины присоединены ко входам соответствуюших операционных усилителей.
Структурная схема устройства представлена и а чер те же.
Устройство состоит из операционных усилителей 1, в обратных связях которых включены конденсаторы 2 и ключи 3, ключей 4, блоков переноса 5 и матрицы 6 из и конденсаторов.
Дифференцирование суммы исходных функций времени, представленных последовательностями векторов напряжения, имеющими в общем случае по и компонент, соответству|ощих л разрядам чисел, заданных функций, основано на реализации операции
U =. а(U; k — П/г), 5 где U; и ХU; — - суммы векторов напряжений на входах, представляющие входные функции на двух соседних шагах i и i+I;
U — сумма векторов напряжений Г, представляющих результат приближенного дифференцирования по методу Эйлера; а= —, где At — шаг дифференцирования
М (такт работы устройства). В общем случае он может иметь любую разрядность, не превышающую разрядность чисел дифференцирования функций
0 Параметры матрицы настраиваются так, чтобы C,=Ck-àk,... С„=С„-а„.
Схема в случае трехразрядного сумматорадифференциатора на две входные функции работает следующим образом.
Г1ри t=4p=0 (i=0) ключи 4 открыты а ключи 3 закрыты, и при наличии векторов напряжения
402008 21 214 7311 313
U33 U223U22 IU222g и т. д.
Корректор А. Васильева
Техред Л. Грачева
Редактор Л. Утехина
Тираж 647 Подписное
ЦНИИПИ Заказ 271, 17 Изд. № 116
Типография, пр. Сапунова, 2 на выходе образуется вектор напряжения
U, = a (U„+ U„).
После этого в момент /=41 ключи 4 закрываются, а ключи 3 открываются, разряжая конденсаторы 2 обратной связи.
После возвращения ключей в исходное состояние (при 1=111, т. е. i=1) на входы подаются векторы напряжений представляющие входные дифференцируемые функции в момент времени t=t11, а на выходе образуется вектор напряжения
U, = а ((U„+ U„) — (U„+ U„)) Из сказашюго видно, что устройство реализует операцию
U = а (ПА 1 — Ug).
Предмет изобретения
Сумматор-дифференциатор, содержащий п операционных усилителей с параллельно включенными конденсаторами и ключами в
10 цепи обратной связи, ключи и а — 1 блоков переноса, по два выхода которых соединены соответственно со входами операционных усилителей данного и следующего разрядов, отличающийся тем, что, с целью повышения точно15 сти, он содержит матрицы из и конденсаторов по числу слагаемых; вертикальные шины матриц соединены со входами блоков переноса и подключены через ключи к входным клеммам устройства, а горизонтальные шины присое20 динены ко входам соответствующих операционых усилителей.
