Эс

369589

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советокиа

Социалистические

Республик

Зависимое от авт. свидетельства М

М. Кл, G 06j 1/02

Заявлено 11,1.1971 (№ 1607605/18-24) с присоединением заявки М

Приоритет

Опубликовано 08.11.1973. Бюллетень _#_e 10

Дата опубликования описания 11.IV.1973

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.34 32 (088.8) Авторы изобретения

М. П, Федоренко и Ю. И. Шутилин

Заявитель

ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР

Изобретение относится к области специализированных вычислительных устройств, и в частности к устройствам:получения выходных сигналов в цифровом коде, соответствующих математическим или эмпирическим наперед заданным функциональным зависимостям, и может быть использовано в цифровых системах управления различными объекгами IH техническими процессами.

Известны линейные интерполяторы, содержащие и-разрядный входной регистр, устройство управления с подключенными к нему логическими устройствами, ключи и запоминающее устройство, входы которого подключены через дешифратор к выходам устройства управления, а выходы соединены с первым входом накопительного сумматора, со входами двух логических устройств и со входами регистра сдвига.

Предложенное устройство отличается тем, что, с целью повышения быстродействия, в нем вход сдвига (n — k) младших разрядов входного регистра соединен с одним из выходов устройства у правления, выход (n — k) -го разряда входного регистра подключен ко входу первого логического устройства, а выходы его k старших разрядов присоединены ко входам дешифратора, выход первого логического устройства соединен со входом регистра сдвига, выходы которого через ключи и второе логическое устройство подключены соответственно ко второму и третьему входам накопительного сумматора, На фиг. 1 представлена блок-схема интер5 полятора; на фиг. 2 представлен график функции одной переменной, на котором показано отношение межд выходной величиной, действительным значением функции в искомой точке и значениями опорных точек, 10 хранящимися в запоминающем устройстве.

Независимая переменная (арг1 мент) поступает во входной регистр 1, построенньш по следующему принципу. Четыре старших разряда регистра представляют собой триг15 геры с парафазным выходом, n — 4 младших разряда представляют сооой сдвиговый регистр, в котором первоначально находится значение ЛХ; выход со старшего разряда сдвигового регистра 1 (ЛХ) по проводу 2

20 поступает на логическое устройство 8. Парафазные выходы четырех его старших разрядов по провод".ì 4 подключены ко входам дешифратора 5. Дешифратор имеет 24 выхода, каждый из которых поступает на запо25 минающее устройство б и определяет значение констант f(E„), Зн, ЛУ„. Значения функций в опорных точках, знак приращений и значения приращений набраны на логических элементах «ИЛ11» (на фиг. 1 не показаны).

30 Запоминающее устройство б пнтерполятор", 3605о 9 предсгаы((яе! сооои TpeÎyelvloe количес(ВО (абороы ho?icтан Г, соотыетстыуюlцих значен?!Я«! 1 !.() и Зн, („в опорных 1î÷êàõ (j(y нкци(1. значение fix() по 1(poi30J, / в виде есигНИЛОВ ПОСТУПает lid СООГВЕТС(ЫУ(ОЩИЕ ВХОДЫ

cy (v(ivla ruP d 8.;значение Dy n ПО НРОыодам

Также ы виде сигналов посгупает ?ld соответс(ыу!ощие входы сдыигового регистра iV. (ыходы з и сдыигового perkicrpa )0 через к IiuHH ii по п(30ВОДа«(i d liujil(110ЧСНЫ к 00 Гыетс(ыу ю Щи «1 ьхОДа«1 су «(ма Гор а о. 1«ход

cóм«(ат0ра посгроен ha дыухыходоыых логических J(e«(e?(тах (<1&ii (на фиг. i IIP. Ho((ada?(B(), На ОД?(Н вход КоторЫХ НОС(yllatu 1

С?1 ild IB(, C00rЬЕТ Iвук(щИЕ ЗнаЧЕН 110 f (An)

ыь(оранно?(Опорной точке, а Hd ыторо( вход пис туна?0 i с?(г на,(!ы сдВину Гых зпа ieiiiili «(и для Jaki((urо интервала разОиензия арГу«leHT Значение 11Х) через выходные кгпочн поступает на выход интерполятора. i абогои и?перполяl îðà управляет специа.(ьное ус(puklcгыо упрай(еп?!» 1(, Определяющее (ачало kl конец процессы вычисления значе1 1(Я (Л) .

jia вход устройсгыа управления .й iio проводу )и пос(упаег сигнал запуска; этот си(ныл постy i!lac r Одно«в((Именно k(Jiki с i(Bi(ÎTopuki задсржкои ilu 0 ГI(OL((QH?(iu к нос Гу ((лению ileзаыисимои пере(а(енной (ы регистр 1, где л — rei(óùåå значение аргуменra. Сигнал запуска Определяет начало pduorsi ?H(òeðïuлЯт013а и устанаь«(иыаег cyhvi(viaTop 8 В исхОдное cucroHi(He. 1з ycrpokicrao уllpaBJ(uH?(H 1

ыходит сче (чик циклов (на фиг. 1 не показан) . ) (от счетчик циклОВ запускае Гся имнульсоь! dally cka> поступаlощим llo п(30ВОду

ia. Ы первом цикле на дешифратор D поступает стробирующии сигнал по проводу. 10. ,=)т им сигналом и сос(оянием парафазных выходо ы че гыр ех Гр иггер оы (на фиг. i не показаны) определяегся рабога дешифратор а.

Схема выборки значений f ijA„) и Зн, у„ из запоминающего устройсгыа и построена

llo принципу использования следующего свойства двоичного кода. Если максимальное значение независимой Иерем HIIQH может равняться единице, ru Ось абсцисс можно разбить,на произвольное число равных частей, начиная or 2 и до 2" — 1, где и — количество разрядов аргумента, причем сос Ояние Й старших разрядов аргумента однозначно определяет часть, внутри которой находится переменная величина (с«(. фиг. 2, где количество частей разоиения аргумента равняется 2 ).

Если максимальное з начение аргумента не может равняться единице, то он может быть искусственно приведен к единице, или же выбор опорных точек про изводится исходя из условий, что аргумент возрастает до единицы, и в той части, где функция пе существует, не производится пересчет значения функциями.

i0

i5

3.3

1(сходя из треоуемои точности воспроизведения функциональнон зависих(Ости> выоирается количестВО часгей разоиения аргуъ(ента.

b данном случае оно равна 2-= j(j. j-(a фиг. 2 показан ГР а фнк (jiyÍ((Ö?(k(ОдНОН IleP elleHHioH,, (oT0pûjI наГлядно даеl (lpejiстаылени(Определ i(HeI четырь \(я стap((ii(ivlkl раз13яда«lи Не

aaBkickI«(0kl переменной Jllouok(из частеи рази H e 11 1(ß а р гу «(е н т а и а I (3 ч а с 1 е й. З н а че н и я функции d опорных точках несколько отличаются От значении констант, записанных заноминак(ще«(ус!роЙстье и (фиг. 1) соотыегсrdy(OLL(k(J онорных точек.

DTo Отличие Опредсляется из условия более Го ного воспроизведения функции на

ысем iiirepaaле выбранной части ее аргу«гента. г1а фиг. 2 показаны эти отличия.

Отличия д действительного значения функции 13 Îllopaukl точке Выоираются из услоВиЙ усреднения максимальной ошибки интерполяцн?(, и,на различных участках разбиения пезаыиснмой переменной они различны. (нгн а Л, (10 Я13Л ?ПО щ(l k! С(1 ii d ОДНО VI ИЗ ВЫХОд013 дешифратора 0, однозначно соответcrByeт ыыоорке значений опорной точки и нрир ащению функции для определеннои части аргумента на фиг. 2. jjp» помощи инrepHoJiHTopa можно ыоспроизыод?(ть несколько функциональных зависнх(остеи, для чего пеооходимо иметь ы запоминающем устройстве б наоор консrdli r, соответствующих значениям функций ы опорных точках и,их приращениям. j 10 с?пгналу — признаку Воспроизводимой функциональной зависимости, поступающему на усгройство управления 14, Оудет произыод?пься выборка из памяти консГант (JJ(5(соотыетсГьующеи функции.

i ак, 1(ailpi(«(Pp, llpkl 13L(00pKe функЦии 1

На вход ad lio«liiildiolllei 0 у сipoHcтBa из у стройст13а у lip ddëåí?(я llo Одно: (у пз I(jyoao J 0B подaercH с(робирующнй el(i Haë H ыыбираОтся конста(пы, соответсгвующие выбранной части данной функции.,jjpH выборке консган(для функции Ь на ыход запоминающего устро((сгыа ((подается crpoGирующий сигнал

»0 BT0P0;»y»PoBo)Ly» т. Д.

Г3 н е р ы 03«! ж (" цикле B hl o p a H l i o e 3 н а ч е?1 ?1 е

) 1 (,„) lluciуlldel на вход суммагора 8, значение Ьу „ поступает на ыход сдвигового реГистра 10, а сигнал — признак знака Зн по проводу i(i поступает па логическое устройстыо 8.

Сигнал Зн пояыляегся ы Гov(случае, если

lip?(pa(((el(»e функции на участке разбиения отрицательное. )То r сигнал определяет вычитание из содержимого сумматора 8 f (Xn) сдвигаемых значений приращения функции.

Но втором цикле рабо(ы пн(ерполятора на вход логического устройства 8 поступает стробирующий сигнал по проводу 18 и в зависимости ог состояния логического устройства, опреде: яемого сигналом Зн, и состояния выходного разряда второй части регистра Происходит разрешение прохождения содержимого сдыигового регистра 10 ЛУ в прямом или обратном коде в сумматор 8.

Если сигнал Зн отсутствует, я старший разряд сдвигового регистра 1 т стяновлен в состояние «1». то иа вхо". съмттатопа 8 иост пает содержимое сдвигового регистпя 10 терез ключи 11 в прямом коде; если сигня, Зтт ПРИСУтетВУЕт, Л СтаптиИй ПЛ Пял СДВИГОвого регистра 1 установлен в состоят.ие «(Т». то на вход сумматора 8 поступает содержимое сдвигового регистра 10 через ключи 11 в обратном коде. В остальных случаях содержимое сдвигового r егистпя 10 ня RKn÷ сумматора 8 не поступает. Таким обпазом происходит первый пикл умножения. Тт содерж имое частичного произведения складывается или вычитается с содержимым с мматора 8.

В третьем пикле TTA импульсам, поступлюшим,из устройства управления 14 по пповодтт 19 ня сдвиговый регистр 1 и по пповод .

20 ня сдвиговьттт регистп 10 ппоис.(одит сдви содер>кимого второй части регистра 1 на один разряд влево, а содержимого сдвигового регистра 10 ЛУ вЂ”.ня один плзпяд вправо. Ппи каждом сдвиге со(иеп>кимого репистря 10 вправо,на один пязряд на младший разряд сумматора 8 подается через логическое устройство 21 сигнал с мллдтттего разряда регистра 10 в том случае, если стлрш итт разряд регистра 1 был в состоянии «7».

При помопти логического устройства >! ппоизводится окпугление ппи умножении

ЛХЛУ.

Стробируютттитт сигнал постт пает ня логическое устройство 8 и к содержи>том сумматора 8 прибавляется .или из содержимого сумматопа 8 вычитается значение втопого

ЧЯСт.ТЧТТОГО ППОТТЗВЕДРНТТЯ, ЦИКЛЫ, Ят л.тогттттные третье..., пподолжяк>тся IA Tp TTAI пока сл тьттт т,зядттттпт плзпяи с RIII ARoro пегистпа 1 не займет место сл>того слптттео, 5 т. Р, ипоизойлет тт — Ь циклов. после чангo с тетчик TITTKvoR остяттовит проттесс перес тстл, я в с ;т лтот с 8 бт чет ттлходтттьстт зттл тетттте:

10 Зттлченпе f тл"т через пьтхоиньтР ключи TTAдлется ття выход ттн еппоттяторл.

TT и е .д» Р т и з О б и е т е н 77 я

15 ЛТТТТРЧТТЬТТ TTTTTP?TIO ЧятОП СO?7РП>KЯТTТИI T п-разпядньтй входной регистр, стпоттство упрявлеттия с ттсдт<лточенны>ти к нем логитеским т стпойствами. ключи 77 зяпохтттнятоTTIpe i-стПОТ"..A Rn, входы котооого почт(лю тР ты

20 ЧЕРЕЗ дЕтттттфПятОр К ВЬТХОдаМ уетПОйетВЯ

ЧПРЛВЛРНИЯ. Я ВЬТХОДЬТ СОРДИНЕ С ПЕПВЫМ входом накопительного сумматора, со входам и дв1 х лог1тчРстсттх vpTTIAI!p и со входами регистпа сдвига, отлттч(т тот(<т(Гг.т тем, что. с

25 пелью повыптения быстподействия. в нем вход сдвига (n — 1, .1 млядитих плзрядов вхоиНОГО ПЕГИСтПЯ СОРЧИНЕН С Оптттт т ИЗ ВЫХОЧОВ устройства vïf>ëR PTTR77, выход (и — 1;1-го рязПЯДЯ ВХОДНОГО Пегиетйя ПОДКЛТОЧРЧ KA R>(A. TV

50 TTPRR(логичест(ого устпойствя. а выходы

Рго !.. стяпших пазпядов пписоединены ко

R7(A. Iaaf ДРттттт(77ПЯТОПЯ, ВЬТХО!Т ПРПВРГО ЛОГИЧРского устпойствл соединен со входом реГИСтПЛ СДВИГа, ВЬтХОДЬТ KATOTIATO чРПРЗ КЛТО 777

35 и втопое логическое устроттство подт(люченьт соответственно ко RTof>(>ffi и третьему входам нат<отт тте,тьного су тт тятопя.

369589

1(х, Редактор Б. Нанкина

Корректоры: А. Николаева и М, Коробова

Заказ 817/11 Изд. ¹ 1243 Тираж 647 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раущская наб., д. 4/5

Типография, пр. Сапунова, 2

У(х) ! 1 5

f(ys) (х, тх-У(х, X,X, X,X, Хз Х, Х-, Хз Хз Х, Х, Х,з

Составитель А. Маслов

Техред Л. Грачева